Устройство приема сигналов фазового пуска

 

УСТРОЙСТВО ПРИЕМА СИГНАЛОВ ФАЗОВОГО ПУСКА по .авт.св. № 965004, отлич а ющ ё е с я тем, что. с целью сокращения потерь информации, в каждом канале обработки сигналов вход формирователя импульсов фронтов соединен с сигнальным входом ключа через последовательно, соединенные Бвej eнныe дополнительный ключ, к управляющему входу .которого подключен выход селектора, и блок буферной памяти, управлякмций вход которого соединен с соответствующим выходом блока управления. (Л

А (19) 81) (59 4

ОПИСАНИЕ ИЗОБРЕТЕ

Н ABTOPGHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 965004 (21) 3754416/24-09 (22) 11.03.84 (46) 15.11.85. Бюл. У 42 (72) Г.С.Обухович и В.И.Талагаев (53) 621.394.662(088.8) (56) Авторское свидетельство СССР, У 965004, кл. Н 04 L 7/02, 1981. (54)(57) УСТРОЙСТВО ПРИЕМА СИГНАЛОВ

ФАЗОВОГО ПУСКА по авт.св. У 965004, о т л и ч а ю щ е е с я тем, что, с целью сокращения потерь информации, в каждом канале обработки сигналов вход формирователя импульсов фронтов соединен с.сигнальным входом ключа через последовательно соединенные вверженные дополнительный ключ, к управляющему входу, которого подключен выход селектора, и блок буферной памяти, управляющий вход которого соединен с соответствующим выходом блока управления.

1192150

Устройство приема сигналов фазово-. го пуска содержит (фиг. 1) и каналов обработки сигналов, каждый из которых состоит из формирователя .1 импульсов фронтов, селектора 2, ключа 3, блока 4 буферной памяти и дополнительного ключа 5, блок 6 управления, первый элемент ИЛИ 7, бистабильный элемент 8, блок 9 совпадения, задающий генератор 10, (n+1) ключ 11, делитель 12 частоты, датчик 13 кодовой комбинации, блок 14 сравнения, интегратор 15, второй элемент ИЛИ 16, формирователь .17 сигнала "Сброс", анализатор 18 конца принимаемого сообщения.

Блок управления (фиг.. 2) выполнен в виде и бистабильных элементов 19 —

19„, и ключей 20Ä вЂ” 20„, первого З5 элемента ИЛИ 21, вторых элементов ИЛИ 22„ — 22„, регистра 23 сдвига.

Устройство работает следующим образом.

С выходов анализируемых каналов сигналы в виде имкульсной последовательности, состоящей из синхронизирующих импульсов для установления синхронизма по посыпкам, импульсов ф5 специальной пусковой комбинации (адрес) и информационных импульсов одновременно поступают на входы и каналов обработки сигналов, каждый из которых состоит из последователь- 5О но соединенных формирователя 1 импульсон фронтов и селектора 2, ключа 3, а также дополнительного ключа 5 и блока 4 буферной памяти, при.чем сигнальные входы дополнитель- 55 ных ключей 5 соответствующих каналов объединены с входами формирова.— елей 1 импульсов фронтов.

Изобретение относится к технике передачи дискретных сообщений, а .именно к системам синхронизации, и может быть использовано преимущественно в каналах передачи дискретной S информации с переменными параметрами, а также в системах передачи где связь осуществляется короткими сеан- сами.

Цель изобретения - сокращение потерь информации.

На фиг. 1 изображена структурная электрическая схема предлагаемого устройства; на фиг. 2 — вариант вы» полнения блока управления. !5

В том случае, когда фронты синхроимпульсов следуют. друг за другом через интервал времени, равный длительности элементарной посылки с погрешностью . 1- Г, формирователь 1 импульсов фронтов вырабатывает импульс. Если погрешность превышает d" то импульс на его выходе не появляется.

Выработанный импульс поступает на вход селектора 2, который осуществляет счет числа поступающих на его вход синхроимпульсов, на заданном временном интервале. Величина интервала счета и количество импульсов в пачке выбирается исходя из продолжительности синхроинтервала принимаемого сигнала и количества синхроимпульсов. На выходе селектора 2 импульс появляется в момент поступления на его вход последнего ймпульса пачки. Если количество импульсов на интервале. счета оказывается меньше зачетного, то селектор 2 осуществляет сброс набранного количества импульсов. Очередной счет импульсов начинается с момента поступления первого импульса после сброса.

При наличии сигнала в одном из каналов на выходе селектора 2 этого канала. вырабатывается импульс, который поступает на управляющий вход дополнительного ключа 5 нормально закрытого, открывает его и разрешает тем самым прохождение информации для записи в блок 4 буферной памяти.

Одновременно импульс с выхода селектора 2 поступает на соответствующий вход блока 6 управления. Блок 6 управления вырабатывает сигнал, который подается на управляющий вход ключа 3 и на управляющий вход блока 4 буферной памяти этого же канала., Ключ 3 открывается и разрешает считывание информации, записанной в блок 4 буферной памяти, на вход первого элемента ИЛИ 7. При этом блок 6. управления блокирует ключи 3 в других каналах, предотвращая тем самым одновременное считывание информации, записанной с блоков 4 буферной памяти других каналов.

Кроме того, с отдельного выхода блока 6 управления на управляющий вход (n+1) ключа 11 поступает сигнал, разрешающий прохождение импуль1192150 4 сов от задающего генератора 10 на вход делителя 12 частоты, на выходе которого появляется периодическая последовательность импульсов, фронты которых совпадают с фронтами посылок принимаемого сигнала с точностью < d .

С выхода делителя 12 частоты импульсная последовательность (напряжение тактовой синхронизации) посту- 10 пает на вход датчика 13 кодовой комбинации.

Сигнал с отдельного выхода блока 6 управления поступает также на вход бистабильного элемента 8, под действием которого последний переводится в одно (из двух устойчивых) состояние, характеризуемое выдачей разрешающего . сигнала на второй вход блока 9 совпадения, при этом последний открывается и принимаемый сигнал поступает на . вход блока 14 сравнения. Одновремен-. но напряжение с выхода бистабильного элемента 8 запускает датчик 13 кодовой комбинации, с выхода которого на второй вход блока 14 сравнения под действием тактовой частоты начинает поступать кодовая комбинация устройства.

Блок 14 сравнения осуществляет поимпульсное сравнение пусковой комбинации сигнала.(адреса) с кодовой комбинацией устройства. Совпадение каждой пары импульсов фиксируется в интеграторе 15-, постоянная времени которого выбирается равной длительности пусковой комбинации.

Если результат сравнения пары импульсов отрицательный (т.е. пуско- 40 вая комбинация не совпадает с кодовой комбинацией устройства), то со второго интегратора 15 через. второй элемент ИЛИ 16 на бистабильный эле-. мент 8 подается импульсный сигнал, 4> под действием которого последний

Переходит в другое устойчивое сос° тояние, которое характеризуется подачей сигнала запрета на блок 9 совпадения и датчика 13 кодовой комбинации. С второго выхода интегратора 15 импульсный сигнал поступает также на формирователь l7 сигнала

"Сброс", который формирует сбросовый импульс, обеспечивающий перевод (n+1) ключа 11, блока 6 управления— и интегратора 15 в исходное положение. Анализ данного канала прекращается и устройство переходит в исходное состояние.

Если результаты предварительного сравнения положительны, т.е. пусковая комбинация сигнала совпадает с кодовой комбинацией устройства, то со второго выхода интегратора 15 через второй элемент ИЛИ 16 на бистабильный элемент 8 импульсный сигнал не подается и он остается в том устойчивом состоянии, когорое характеризуется подачей разрешающего сигнала на блок 9 совпадения и датчик 13 кодовой комбинации. Анализ данного канала продолжается.

По истечении времени, необходимого для полного интегрирования пусковой комбинации, на первом выходе интегратора 15 появляется импульс, соответствующий началу приема ин формационной части сообщения, кото- рый поступает далее во внешнее уст-. ройство (не показано), осуществляющее регистрацию принимаемых сообщений. Одновременно этот же сигнал через второй элемент ИЛИ 16 поступает на бистабильный элемент 8 и переводит его в состояние, характеризуемое выдачей запрещающего сигнала . на блок 9 совпадения и датчик 13 кодовой комбинации. Сравнение прекращается, но продолжается выработка напряжения тактовой синхронизации, которое используется для рабо-, ты внешнего устройства, осуществляющего прием сообщений.

С выхода первого элемента ИЛИ 7 сигнал поступает также на внешнее устройство и анализатор 18 конца принимаемого сообщения, который после окончания сеанса связи вырабатывает сигнал, поступающий на вход формирователя 17 сигнала "Сброс".

Анализ данного канала прекращается и устройство переходит в исходное состояние.

Если в момент анализа пусковой комбинации и регистрации сообщения, принимаемого по одному из каналов, например 1-му (ключи 3 остальных каналов заблокированы), за счет совпадения метеоров появляется сиг-. нал в другом канале обработки, например j, то. сигналом с выхода селектора 2 этого канала открывается дополнительный ключ 5 и следующая за синхроимпульсами импульсная последовательность> состоящая из имS 11 пульсов пусковой комбинации и информационных импульсов, поступает в соответствующий блок 4 буферной памяти. Считывание информации с блоков 4 буферной памяти и ее дальнейшая обработка осуществляется по сигналам блока 6 управления последовательно по мере обработки сигна.лов фазового пуска и информации в соответствующих блоках.

При приеме сигналов по 1-му каналу на выходе селектора 2 этого канала вырабатывается импульс, который поступает на 1-й вход блока 6 управления.- Непосредственно в блоке 6 управления этот импульс посту-.

-пает на <-й ключ 20; (фиг. 2), который переводит t-й бистабильный элемент 19; в положение, при котором на его выходе появляется импульс, открывающий соответствующий ключ 3 и,разрешающий считывание информации с 1-го блока 4 буферной памяти (фиг. 1). Одновременно импульс с выхода 1-ro бистабильного элемента 19, поступает на (n -1) вто1 .рых элементов ИЛИ 22„— 22„„, на выходе которых появляются импульсы, блокирующие соответствующие ключи 20„- 20 и в других (кроме 1-го) (n-1) каналах приема. Тем самым предотвращается поступление сигналов от (n-1) селекторов 2 на входы других (n-1) бистабильных элементов 19„ - 19„, Кроме того, импульс выработанный -ым ключем 20 поступает через первый элемент ИЛИ 21 на бистабильный элемент 8 и (n-1) ключ 11 (фиг. 1) для управления работой соответствующих блоков по определенному алгоритму.

Таким образом, соответствующий ключ 3 открывается и разрешает считывание информации, записанной

92150 6 в блок 4 буферной памяти i-ro канала, на вход первого элемента ИЛИ 7.

При этом блок 6 управления блокирует другие ключи 3 в других (n-1)

5 каналах приема, предотвращая тем самым одновременное считывание информации, записанной в блоках 4 бу.Ферной памяти других (и -1) каналов.

После окончания приема информа10 ции в 1-ом канале формирователь 17 сигнала "Сброс" обеспечивает перевод блока 6 управления в исходное состояние. При этом и бистабильных элементов 19„- 19„, и ключей 20„ !

5 20„ блока 6 управления и и ключей 3 устройства переводятся этим сигналом в исходное положение.

Одновременно сигнал "Сброс", пос. тупающий с формирователя 17, пода20 ется на регистр 23 сдвига, в котором сигнал в виде "1" с тактовой частотой продвигается по и ячейкам (с первой по и-ую). Выходы и ячеек регистра 23 сдвига соединены с вхо25 дами и ключей 20„ - 20„. При наличии информации в одном из п блоков 4 буферной памяти, например 1-ом, сигнал с g-ro выхода регистра 23 сдвига открывает 1-й ключ 20

) 1

30 который переключает j é бистабильный элемент 19 . По сигналу с g-го

j .. бистабильного элемента 19 -й

) ключ 3 открывается и начинается считывание информации с 1-го блока 4 бУФерной памяти. Далее работа блока 6 управления происходит по алгоритму, аналогичному приему по (-му каналу и т.д.

Таким образом, блок 6 управления обеспечивает управление последовательной во времени обработкой информации, записанной в блоки 4 буферной памяти.

1 192150

Составитель А.Иоскевич

Техред М.Надь Корректор А.Обручар

Редактор А.Ревин

Филиал ППП "Патент",. r.Óæroðoä, ул,Проектная, 4

Заказ 7175/58 Тираж 658 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 13035, Иосква, Ж-35, Раушская наб., д. 4/5