Арифметическое устройство

 

АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО, содержащее блок местной памяти, счетчик адреса операндов, блок выравнивания , первый сумматор мантисс, первый сдвигатель, шифратор количества старших пулей в двоич . ный код, первый регистр мантиссы и сумматор-вычитатель, причем выход счетчика адреса операндов соединен с адресным входом блока местрой памяти, выходы,первого и второго операндов которого соединены с соответствующими вход .ми блока выравнивания, выходы действительных мантисс операндов с меньшим и большим порядками которого соединены соответственно с первым и вторым входами слагаемых первого сумматора мантисс, выход суммы которого соединен с информационным входом первого сдвигателл, вькод которого через первый регистр ман-. тиссы соединен с входом действительной мантиссы результата блока местной памяти, первый выход шифратора, количества старших нулей в двоичный код соединен с входом кода сдвига первого сдвигателя, выход большего порядка блока вьфавнивания и первый выход шифратора коли- . чества старших нулей в двоичный код соединены соответственно с первым и вторым информационными вxoдa ш сумматора-вычитателя, выход которого соединен с входом порядка результата блока местной памяти, о т-, л и ч а ю щ е е с я -.тем, что, с целью повьш1ения быстродействия арифметического устройства при выполнении операции сложения-вычитания комплексных чисел, оно содержит второй сумматор мантисс, второй сдвигатель, второй регистр мантиссы , блок элементов ИЛИ и элеi мент ИЛИ, причем выходы мнимых мантисс операндов с меньшим и большим (Л порядками блока выравнивания соеС динены соответственно с первым и вторым входами слагаемых второго сумматора мантисс, выход суммы которого соединен с информационным входом второго сдвигателя, выход КОТОРОГО через второй регистр ман тиссы соединен с входом мнимой со мантиссы результата блока местной О5 памяти, выходы суммы первого и втоОд рого сумматоров мантисс соединены 9 соответствующими входами злемента ИЛИ, выход блока элементов ИЛИ и элемента ИЛИ соединены соответственно с первым и вторым входами шифратора количества старших нулей в двоичный код, первый выход которого соединен с входом кода сдвига второго сдвигателя, второй выход шифратора количества старших нулей в двоичный код соединен с входами направления сдвига первого и второго сдвигателей и управляющим входом сумматора-вычитателя.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН д114 G 06 F 7/38

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3734477/24-24 (22) 03.05.84 (46) 23.11.85. Бюл. Р 43 (72) ВД1. Златников, О.Е. Бабушкин, Е.А. Братальский, И.д. Рябуха и E.Ô. Сыроватский (53) 681.33 (088.8) (56) Авторское свидетельство СССР

Р 809!69, кл. G 06 F 7/38, 1980.

Патент США Р 3551665, кл. 235-175, опублик. 1970. (54) (57) АРИФИЕТИЧЕСКОЕ УСТРОЙСТВО, содержащее блок местной памяти, счетчик адреса операндов, блок выравнивания, первый сулматор мантисс, первый сдвигатель, шифратор количества старших нулей в двоичный код, первый регистр мантиссы и сумматор-вычитатель, причем выход счетчика адреса операндов соединен с адресным входом блока местной памяти, выходы первого и второго операндов которого соединены с соответствующими вхор:.ми блока выравнивания, выходы действительных мантисс операндов с меньшим и большим порядками которого соединены соответственно с первым и вторым входами слагаемых первого сумматора мантисс, выход суммы которого соединен с информационным входом первого сдвигателя, выход которого через первый регистр ман-. тиссы соединен с входом действитель ной мантиссы результата блока местной памяти, первый выход шифратора. количества старших нулей в двоичный код соединен с входом кода сдвига первого сдвигателя, выход большего порядка блока выравнивания и первый выход шифратора количества старших нулей в двоичный код соединены соответственно с первым и вторым информационными входами сумматора- вычитателя, выход которого соединен с входом порядка результата блока местной памяти, о т-. л и ч а ю щ е е с я .тем, что, с целью повышения быстродействия арифметического устройства при выполнении операции сложения-вычитания комплексных чисел, оно содержит второй сумматор мантисс, второй сдвигатель, второй регистр мантиссы, блок элементов ИЛИ и элемент ИЛИ, причем выходы мнимых ман- Е тисс операндов с меньшим и большим порядками блока выравнивания соединены соответственно с первым и . С вторым входами слагаемых второго сумматора мантисс, выход суммы которого соединен с информационным » д входом второго сдвига1еля, выход » М которого через второй регистр мантиссы соединен с входом мнимой мантиссы результата блока местной памяти, выходы суммы первого и вто- © рого сулматоров мантисс соединеС5 ны Ч соответствующими входами элемента ИЛИ, выход блока элементов ИЛИ и элемента ИЛИ соединены соответственно с первым и вторым входами шифратора количества старших нулей в двоичный код, первый выход кото- . Ь» рого соединен с входом кода сдвига второго сдвигателя, второй выход шифратора количества старших нулей в двоичный код соединен с входами направления сдвига первого и второго сдвигателей и управляющим входом сумматора-вычитателя.

1193661

Входы

3 2

Выходы

1 ) 2

0001

001Х О

01ХХ 0

1ХХХ 0

10

00

01 где Х вЂ” произвольное состояние, сдвигатели 5 и 11 выполняют сдвиг влево при нулевом значении входа направления сдвига и вправо при единичном.

Арифметическое устройство работает следующим образом.

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах.

Цель изобретения — повышение быстродействия арифметического устройства при выполнении операций сложения-вычитания комплексных чисел.

На чертеже показана схема арифметического устройства.

Арифметическое устройство содержит блок 1 местной памяти, счетчик 2 адреса операндов, блок 3 вы,равнивания, первый сумматор 4 мантисс, первый сдвигатель 5, шифратор 6 количества старших нулей в двоичный код, сумматор-вычитатель 7, первый регистр 8 мантиссы, второй сумматор 9 мантисс, блок 10 элемента ИЛН, второй сдвигатель 11, второй регистр 12 мантиссы, элемент, ИЛИ 13.

Шифратор б предназначен для формирования кода нормализации мантисс вещественной и мнимой частей результата операции, одинакового для обеих мантисс. На первом выходе шифратора 6 формируется код величины сдвига мантисс вправо пли влево, а с второго выхода выдается значение признака П переполнения при сложении мантисс на сумматорах 4 и 9 мантисс. .Шифратор 6 реализуется согласно следующей таблице (для четырех разрядов кода) 5

25 30

Комплексные числа, над которыми выполняются операции сложения-вычитания, размещаются в блоке 1 местной памяти. Каждое комплексное число (например,.число А) хранится в одной ячейке памяти и представляется мантиссой вещественной части (ReA), мантиссой мнимой части (ImA) и порядком (ПА) общим для вещественной и мнимой частей числа.

Под управлением счетчика 2 адресов операндов осуществляется выборка из блока 1 местной памяти первого А и второго В операндов и выдача их в блок 3 выравнивания. При этом порядки первого ПА и второго ПВ чисел поступают на вход вычитателя порядков, входящего в состав блока 3 выравнивания, где вычисляется разность порядков. По знаку разности порядков определяется больший порядок. Затем мантиссы вещественной и мнимой частей числа с меньшим порядком поступают на сдвигатель блока 3 выравнивания, сдвигаются вправо на величину разности порядков и выдаются в прямом коде на первые входы сумматоров 4 и 9 мантисс соответственно. Мантиссы вещественной и мнимой частей числа с большим порядком выдаются с блока вырав ивания без сдвига на вторые входы сумматоров 4 и 9 мантисс соответственно.

В зависимости от знаков мантисс вещественной и мнимой частей несдвинутого числа эти мантиссы принимаются в сумматоры 4 и 9 мантисс в прямом либо в дополнительном коде.

На сумматорах 4 и 9 мантисс формируются соответственно промежуточные ненормализованные мантиссы вещественной и мнимой частей результата, которые могут быть в прямом или в дополнительном коде. В последнем случае они инвертируются на выходных преобразователях, вхо.дящих в состав оборудования сумматоров, с учетом единицы младшего разряда. В каждом из сумматоров 4 и 9 мантисс формируется также значение:признака (П) переполнения при сложении мантисс.

Нормализация результата операции при отсутствии переполнения (П=О) осуществляется путем сдвига влево мантисс его вещественной и мнимой частей ча количество разрядов, равное количеству подряд распо ложенных нулей до первой единицы в старших левых цифрах большей из этих мантисс. В случае переполнения (П=1), возникшего хотя бы в одном иэ сумматоров 4 или 9 мантисс, нормализация состоит в сдвиге вещест,— венной и мнимой частей результата операции вправо на один разряд.

Величина сдвига задается кодом нормализации, общим для мантисс вещественной и мнимой частей резельтата операции. Для определения кода нормализации в блоке 10 элементов ИЛИ и элементе ИЛИ 13 выполняется поразрядно операция ИЛИ . над мантиссами и признаками П веще-. ственной и мнимой частей результа та операции. В полученном е блоке 10 и выдаваемом на входы шифратора 6 коде крайняя левая единица находится в той же позиции, что и крайняя левая единица в большей из мантисс вещественной или мнимой частей результата операции. Признак П на-выходе элемента ИЛИ 13 равен единице, если хотя бы один .из признаков П вещественной и мнимой частей равен единице.

На первом выходе шифратора 6 формируется код нормализации, равный .количеству подряд расположенных нулей до первой единицы в старших левых цифрах большей из мантисс вещественной или мнимой частей результата операции (если перепол193661 4 нения нет, П=О) или единице (если переполнение есть П=1).

Код нормализации с первого выхода и результирующий признак П с второго выхода шифратора 6 поступают соответственно.на входы кода сдвига и направления сдвига сдвигателей 5 и 11. В сдвигателях осуществляется нормализация результата операции, 111 Нормализованные вещественная ReC и мнимая ImC мантиссы результата операции с выходов сдвигателей 5 и 11 принимаются в регистры 8 и 12 мантисс соответственно.

Одновременно с нормализацией в сумматоре-вычитателе 7 формируется порядок результата операции. При этом на первые входы сумматора-вычитателя 7 поступает больший из порядков ПА или ПВ операндов (порядок несдвинутого числа), а на вторые — код нормализации. В зависимости от значения признака П, поступающего на управляющий вход сумматора-вычитателя, в последнем производится вычитание (если

П=О) или суммирование (если П=1) принятого порядка и кода нормализации. Сформированный порядок результата операции вместе с мантиссами вещественной и мнимой частей результата операции выдается в блок 1 местной памяти и запоминается.

1193661

Составитель А. Клюев

Редактор P. Цицика Техред Т.Дубинчак . Корректор Л. Пилипенко

Заказ 7315/51 Тираж 709 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/S

Филиал IIIHI "Патент", r. Ужгород, ул. Проектная, 4