Цифровой синтезатор частот

 

1. ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ , содержащий последовательно соединенные генератор импульсов, делитель частоты с переменным коэффициентом деления, управляемую линию задержки, распре/;елитель импульсов, коммутатор и цифроаналоговый преобразователь , а также накапливающий сумматор, управляющий выход которого подключен к управляющему входу делителя частоты с переменным коэффидиентом деления, а первый и второй кодовые входы накапливающего сумматора соединены соответственно с первым и вторым кодовыми выходами блока управления, отличающийся тем, что, с целью уменьшения уровня побочных составляющих в спектре выходного сигнала, между кодовыми выходами накапливающего сумматора и второй группой входов коммутатора введен преобразователь кодов, второй кодовый вход которого подключен к второму кодовому выходу блока управления , тактовый вход накапливающего сумматора и тактовый вход преобразователя кодов объединены и подключены к выходу делителя частоты с переменным коэффициентом деления. а вход управления управляемой линии задержки подключен к выходу генератора импульсов. 2. Синтезатор по п. 1, отличающийся тем, что преобразователь кодов содержит последовательно соединенные первый перемножитель кодов, первый сумматор, второй сумматор, третий сумматор и первый регистр памяти, последовательно соединенные второй перемнржитель кодов и второй регистр памяти , третий перемножитель кодов, последовательно соединенные четвертый сумматор и третий регистр паI мяти, последовательно соединенные пятый сумматор и четвертый регистр (Л памяти, кодовый вход второго перемножителя кодов объединен с вторым кодовым входом третьего.перемножителя кодов и является первым кодовым входом преобразователя кодов, второй кодовый вход третьего сумматора .объединен -с первым кодовым со входом четвертого сумматора и под00 ключен к выходу второго перемно00 . жителя кодов, выход третьего -перемо ножителя кодов подключен к второму кодовому входу второго сумматора, второй кодовый вход четве зтого сумматора и первый кодовый вход пятого сумматора объединены и подключены к выходу первого перемножителя кодов, второй кодовый вход пятого сумматора подключен к выходу третьего сумматора, тактовые входы первого , второго, третьего и четвертого регистров памяти объединены и являются тактовым входом преобразователя кодов, кодовые выходы первого перемножителя кодов, пер

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) (51)4 И 03 L 7 18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИ)ЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3673058/24-09 (22) 21.12.83 (46) 23.11.85. Бюл. М - 43 (72) В.С. Островский (53) 621.373.42 (088.8) (56) Шапиро Д.Н., Паин А.А. Основы теории синтеза частот. — M.: Радио и связь, 1.981, с. 182-190.

Авторское свидетельство СССР

1084992, кл. Н 03 Е 7/18, 07.07.82 (54)(57) 1. ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ, содержащий последовательно соединенные генератор импульсов, делитель частоты с переменным коэффициентом деления, управляемую. линию задержки, распределитель импульсов, коммутатор и цифроаналоговый преобразователь, а также накапливающий сумматор, управляющий выход которого подключен к управляющему входу делителя частоты с переменным коэффициентом деления, а первый и второй кодовые входы накапливающего, сумматора соединены соответственно с первым и вторым кодовыми выходами блока управления, о т л и— ч а ю шийся тем, что, с целью уменьшения уровня побочных составляющих в спектре выходного сигнала, между кодовыми выходами накапливающего сумматора и второй группой входов коммутатора введен преобразователь кодов, второй кодовый вход которого подключен к второму кодовому выходу блока управления, тактовый вход накапливающего сумматора и тактовый вход преобразователя кодов объединены и подключены к выходу делителя частоты с переменным коэффициентом деления, а вход управления управляемой линии задержки подключен к выходу генератора импульсов.

2. Синтезатор по и. 1, о т л и ч а ю шийся тем, что преобразователь кодов содержит последовательно соединенные первый перемножитель кодов, первый сумматор, второй сумматор, третий сумматор и первый регистр памяти, последовательно соединенные второй перемножитель кодов и второй регистр памяти, третий перемножитель кодов, последовательно соединенные четвертый сумматор и третий регистр памяти, последовательно соединенные пятый сумматор и четвертый регистр памяти, кодовый вход второго перемножителя кодов объединен с вторым кодовым входом третьего,перемножителя кодов и является первым кодовым входом преобразователя кодов, второй кодовый вход третьего сумматора объединен с первым кодовым входом четвертого сумматора и подключен к выходу второго перемно.жителя кодов, выход третьего яеремножителя кодов подключен к второму кодовому входу второго сумматора, второй кодовый вход четвертого сумматора и первый кодовый вход пятого сумматора объединены и подключены к выходу первого перемножителя кодов, второй кодовый вход пятого сумматора подключен к выходу третьего сумматора, тактовые входы первого, второго, третьего и четвертого регистров памяти объединены и являются тактовым входом преобразователя кодов, кодовые выходы первого перемножителя кодов, перного, второго, третьего и четвертого регистров памяти, а также общая шина преобраэонателя кодов являются выходами преобразователя кодов, при этом кодовый вход пер1193803 ного перемножителякодон, второйкодовый вход первого сумматораи первыйкодовый вход третьего перемножителякодов объединены и являются вторым кодовым входом преобразователя кодов.

Изобретение относится к радиотехнике и может использоваться для формирования сетки частот в устройствах радиосвязи, телеметрии и измерительной техники.

Цель изобретения — уменьшение уровня побочных составляющих в спектре выходного сигнала.

На фиг. 1 приведена структурная электрическая схема цифрового синте затора частот; на фиг. 2 — структурная электрическая схема преобразователя кодов.

Цифровой синтезатор частот содержит генератор 1 импульсов, делитель 2 частоты с переменным коэффициентом деления (ДПКД), накапливающий сумматор 3, блок 4 управления, управляемую линию 5 задержки, распределитель 6 импульсов, коммутатор 7, цифроаналоговый преобразователь (ЦАП) 8,и преобразователь 9 кодов.

Преобразователь. 9 кодов содержит первый 10, второй 11 и третий 12 перемножители кодов, первый 13, второй 14 и третий 15 сумматоры, первый 16, второй 17, третий 18 и четвертый 19 регистры памяти, четвертый 20 и пятый 21 сумматоры.

Цифровой синтезатор частот работает следующим образом.

При соотношении частот генератора 1 импульсов fo и выходной частоты ДПКД 2 f, ранном

ДПКд а

-- -- = N + †-- 1

Д11кд где N — целое число; а — — несократимая правильная дробь, коэффициент деления ДПКД 2 устанаь пинается равным N, а с выходов блока на выходе нторого регистра 17

А (А; — 1)

2 выходе третьего регистра 18

А (А -i) ц2. и .

2 выходе четвертого регистра 19 на на

А, (A,-1) 1 (2 = 1 з ъ

2 2 на выходе первого перемножителя 10

4 управления на кодовые входы накапливающего сумматора 3 поступают коды чисел а и Q. Сигнал переноса накапливающего сумматора 3 поступает на управляющий вход ДПКД 2 и устанавливает его коэффициент деления равным N+1. В следующем такте работы сигналом с выхода ДПКД 2 он возвращается в исходное состояние с коэффициентом деления N. Накапливающий сумматор в каждом i-м такте суммирует код с выхода накапливающего сумматора А. с кодом числа

t ц и сравнивает сумму этих кодов, полученную в предыдущем такте, с кодом числа Q, При этом код А. пропор1 ционален смещению (i+1)-го выходного импульса ДПКД 2 относительно соответствующего импульса гипотетической последовательности. Код А поступает на первый кодовый вход преобразователя 9 кодов, на второй кодоный вход которого поступает код числа Я иэ блока 4 упранления.Преобразователь 9 кодов преобразует коды чисел Я и А. таким образом, 1 что на выходах преобразователя 9 кодов формируются следующие коды: на выходе первого регистра 16

Q(Q-1) А;(А -1)

+АQ

2 1 2

3 1 при этом одним из выходов преобразователя 9 кодов является выход общей шины преобразователя 9 кодов С выходов преобразователя 9 кодов указанные коды поступают на сигнальные входы коммутатора 7, на управляющие входы которого поступают импульсные сигналы с выхода распределителя 6 импульсов. На вход последнего поступают три импульсных потока с выходов управляемой линии 5 задержки, которая осуществляет задержку импульсов выходного сигнала

ДПКД 2 и формирует два дополнительных. импульсных потока, сдвинутых относительно первого соответствен1 но на Т = -- и 2Т о

Распределитель 6 импульсов формирует две группы импульсных потоков по три потока в каждой, причем первая группа запускается нечетными, а вторая четными импульсами выходного сигнала ДПКД 2. Импульсные потоки разнесены по времени. Импульс перво"

ro потока запускается импульсом с выхода ДПКД 2 и имеет длительность, равную То, начало импульса второго потока совпадает с окончанием импульса первого потока и имеет ту же длительность То, начало импульса третьего потока совпадает с окончанием импульса второго потока и сбрасывается с приходом следующего выходного импульса ДПКД 2.

Сформированные таким образом импульсные потоки осуществляют коммутацию выходов преобразователя 9 кодов на входы ЦАП 8 через ком мутатор 7. При этом коммутация осуществляется в следующей последовательности: первый импульсный поток первой группы коммутирует код с выходов четвертога регистра 19, второй импульсный поток первой группы коммутирует код с выходов третьего регистра 18, третий импульсный поток первой группы коммутирует код с выходов первого перемнажителя 10, первый импульсный поток второй группы коммутирует код с выходов первого регистра 16, второй импульсный поток второй группы коммутирует код с выходов второго регистра 17, а третий импульсный поток второй группы коммутирует выход общей шичы.

ЦАП 8 формирует выходной сигнал в виде многоуровневого импульсного

193803 сигнала, величина уровня которого пропорциональна соответствующему коду, поступающему на вход ЦАП 8, a его протяженность равна длительности импульса, коммутирующего этот код.

Возможная реализация преобразователя 9 кодов представлена на фиг. 2. На вход первого перемножите-. ля 10 с выхода блока 4 управления поступает код числа Q, в первом перемножителе формируется код

la выходе первого сумматора 13

15 формируется код Я -Q = Q(Q — 1). Так как кад Q(Q-1) четен при любом Q, та с выхода первого сумматора 13 (0-1) всегда можно снять код -- при9

20 няв второи разряд выхода первого сумматора 13 за младший разряд. С выхода первого "-умматара 13 кад Я(Я-1)

2 поступает на первый вход второго сум. матора 14, на второй вход которого поступае-. код Q.À, с выхода третьего пере:-.:нажителя 12. Второй сумматор 14 ()(1) формирует код — --- + А Я, поступа1 ющий на первый вход третьего сумматора 15, на второй вход которого

А (А;-1) пocT ïaeò КОд = с ВыхОда второго перемножителя 11. Этот код поступает также на второй вход четЗ5 вертога сумматора 20 и на вход второго рeãèeòðà 17. Коды на входах и выходах регистров 16 — 19 меняются один раз за такт, который совпадает с тактом работы накапливающего сумматора 3 и задается выходным сигналом ДПКД 2. Поскольку код А, формируемый накапливающим сумматором 3 в i м такте, является характеристикой временного положения (+1)-говыходного импульса ДПКД 2, то и соответствующие ему кацы появляются на выходах преобразователя 9 кодов в начале (i+1)-ro такта. На входы ЦАП 8 через коммутатор 7 за каждый такт преобразователя 9 кодов поочередно поступают коды, кам -утируе ъ е импульсами потока тс гервой, та второй группы распределителя 6 импульсов, т.е. если в данном i-и такте на вход ЦАП 8 поступают, сменяя друг друга, коды n(0-11 А„,(А,, — 1)

+А Я

2 2

1!93803

E 2Т

А (Л1-1) и ноль

f4пк*

f еь!и 2

ДИК Д

Т = Т (ИЦ + aa) Q 2 .1..Л .1.: — И Q 2

А „(А -1) 2

У то в последующем (i+1) — м такте на вход ЦЛП 8 поступают коды

0(0-1) А (А1-1)

А

2 2

Таким образом, частота выходного сигнала цифрового синтезатора частот равна

В качестве перемножителей 10 — 12 можно использовать матрицы постоянных запоминающих устройств.

Подавление паразитных составляющих в спектре выходного сигнала обеспечивается за счет формирования многоуровневого сигнала, в котором достигается увеличение амплитуд одних гармоник и уменьшение. других.

Это достигается за счет того, что импульсные сигналы, участвующие в суммировании, сдвинуты относительно исходного на где t — временной интервал между

t началом первого и 5-го импульса;

Р = О,...,Q-1, что приводит к неполному подавлению паразитных гармонических сос10 тавляющих в спектре результирующего сигнала. Однако в данном случае наблюдается увеличение амплитуд гармоник кратных частоте

= —,Я- ° и уменьшение амплитуд всех прочих гармоник

fgnк4ь

Следовательно, f = -- —, а это выходная частота цифрового синте25 затора частот.

Выигрыш по подавлению паразитных составляющих в спектре выходного сигнала не хуже 20 tgN(gB), где N коэффициент деления ДПКД 2.

1193803

Ъ о о

Редактор И. Николайчук

Заказ ?324/58 Тираж 8?1 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Ф" 4

Составитель Ю. Ковалев

Техред Л.Мартяшова Корректор Л.Пилипенко