Преобразователь сдвига фазы в код

 

ПРЕОБРАЗОВАТЕ:ЛЬ СДВИГА ФАЗЫ в код, содержащий первый и второй формирователи импульсов, входы которых соединены с источником входных сигналов, первый триггер, выход второго формирователя импульсов подключен к одному входу первого элемента И, выход которого подключен к счетному входу второго триггера, выхюды первого и второго триггеров через первый и второй дифференцирую1цие элементы подключены к входам третьего триггера, выход которого подключен к одному входу второго элемента И, другой вход которого соединен с выходом генератора импульсов , а выход подключен к счетному входу первого счетчика, выходы первого счетчика через первый дешифратор подключены к другому входу первого элемента И, второй счетчик, установочный вход которого соединен с установочным входом первого счетчика , нулевой вход первого триггера соединен с нулевым входом второго триггера, отличающийся тем, что, с це5:ью ггбвышения быстродействия , в него введены второй дешифратор, блок памяти, nepBbrfi,второй , третий и четвертьв регистры, сумматор, первый, второй, третий и четвертый блоки элементов И, третий счетчик, первьп) и второй элементы задержки, элемент ILBi, вьгход первого формирователя импульсов подключен к счетному входу первого триггера, выходы первого и второго дифференпирую1Щ1х элементов подключены к входам считывания и эаап1си блока памяти и через э.чемент 1ЛИ к счетному входу второго счетчика, выходы которого подключены к адресному входу блока памяти, а через BTopoft § дешифратор - к нулевому входу пер (Л вого триггера, входу первого элемента задержки, первому входу первого блока элементов Ник нулевьм входам первого и второго регистров, второй вход первого блока элементов И соеди ней с шиной нулевого потендиала, остальные входы - с выходами первого : счетчика, первая группа вькодов персо оэ вого блока элементоп И подключена к первой группе входов сумматора, а оо вторая группа выходов - к информапионным входам третьего счетчика, N3 счетньп вход которого соединен с выходомвторого элемента Г1, а выходы подключены к второй группе входов сумматора и к информационным входам второго блока элементов И, выходы второго блока элементов И подключены к информационным входам третьего регистра , выходы которого подключены к информационным входам блока памяти , выходы блока памяти подключены к информационным входам второго регистра , выходы которого подключены

союз советских

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

»5D g H 03 1"1 1/46, 01

3 i KA5 3 i 7 1 rt

C"

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3743095/24-24 (22) 22.05.84 (46) 23.11.85. Бюл. К - 43 (72) Э.О. Мовсесян (53) 681.325(088.8) (56) Авторское свидетельство СССР

М 739606, кл. G 08 С 9/00, 1977.

Электромеханические преобразователи угла с электрической редукцией./Под ред. А.Ахметжанова, M.:

Энергия, 1978, с.186, рис.6..4. (54)(57) ПРЕОБРАЗОВАТЕЛЬ СДВИГА ФАЗЫ

В КОД, содержащий первый и второй формирователи импульсов, входы которых соединены с источником входнь»х сигналов, первый триггер, выход второго формирователя импульсов подключен к одному входу первого зле— мента И, выход которого подключен к счетному входу. второго триггера, выходы первого и второго триггеров через первый и второй дифференцирующие элементы подключены к вхо— дам третьего триггера, выход которого подключен к одному входу второго элемента И, другой вход которого соединен с выходом генератора импульсов, а выход подключен к счетному входу первого счетчика, выходы первого счетчика через первый дешифратор подключены к другому входу первого элемента И, второй счетчик, установочный вход которого соединен с установочным входом первого счетчика, нулевой вход первого триггера соединен с нул вым входам второго триггера, отличающийся тем, что, с це »ью пбвышения быстродействия, в него введены второй

„„SU,, 1193812 А дешифратор, б »ок памяти, первь»й,второй, третий и четвертый регистры, сумматор, первый, второй, третий и четвертый блоки элементов И, третий счетчик, первь»»» и второй элементы задержки, э;»емент И."И, выход первого форь»»»равателя импульсов подключен к счетному входу первого триггера, выходы »»ервого »» второго дифференциру»ащих элементов подключены к входам считывания и зап»»си блока памяти и через элемент ИЛИ к счетному входу второго счетчика, выхо— ды катара» о подключены к адресному входу блока памяти, а через второй дешифратор — к нулевому входу первого триггера, входу первого элемен-. та за;»ержки, первому входу первого б;»ока элементов И и к нулевым входам первого и второго регистров, второй вха,» первого блока элементов И соединен с шиной нулевого потенциала, остальные входы — с выходами первого счет »ика, первая группа выходов первого блока элементов И подключена к первой группе входов сумматора, а вторая группа выходов — к информационным входам третьего счетчика, счетный вход которого соединен с выходом. второго элемента И, а выходы подключены к второй группе входов сумматора и к информационным входам второго блока элементов И, выходы второго блока элементов И подключены к информационным входам третьего регистра, выходы которого подключены к информационным входам блока памяти, выходы блока памяти подключены к информационным входам второго регистра, выходы которого подключены с

1С (?В

0 >(> .т к трет т>еи l (?»c .,ïе H>((т т) (3 . »т" )ма тбпа,.

В1 1» От(}„с Ум>М)а 1 >ц ) 10 .11««!)()т> Нт,! форма}тиoнтт}>м входам "ретьего б.(ок;,. элементо —.- И., выходы ко opoãc подКЛЮ-}ЕНЬ(К ВХОДам ЧЕТ)3ЕРТОГГ РЕГИ(-т. ра, вьгхо }ы четвертог(? регистга подключены к нь)ходу пре образо:3H; eля v

К EIHQOpMc»lтИОI»}1ЬВ>1 БХОЛ 11> cfeтHepТР(C> бЛОК а ЭЛЕМe Е!.Iт ОВ I>i, i>; (к>?!11:;; 0!-Op() Г (т

ПОДК)IЮ -IeHbl К 3}H(gOI)Ìß:;,i(0Í !Ü11> »3Х(>, . ».

ПЕРВОГО РЕГИСтРП. }3ЬО(О }1, ИВОВОГО

Изобретение Относl! ñ) к AI)том(,1тll

К Е и ВЬ!Ч}1" !И }ЕЛЬ НО И ГЕХ)! И}.Е И МО)>(Е

ОЬГГЬ Нс. ПО::!> 3 ()}3!>}HO ., «,. }15! .I l 11 13)n" :

Bi>IX ИСТО !HI!I<(>I . Ин(1)Op. 11:.,И)1 С П}1())т)О-ВЫМ }31.". :т >с IИ Гт>.1>Ь>1>>lм v С I ; О "10 «ОМ, 0b!C i родeff - т в}т}I Ip el 6" а (0»)а (!51 тт)тиГа фа(3 Ы ) . l» Of } .

Па чет> e>I(e HpHE)ef}i). .!; с Гр» к Г"т pll(я

СХЕМа ПРЕД:}а. ВЕМОГO, Р006РН 3()»c}т(:.11;.

}!рЕОбраЗОцаГЕ};,- ..:;,Гр":(Ит т!СТОН)151;.

СЦГНа.(;ОВ !, Д}нт}1», -1,1 ();() О,,(.. т,}

ВЬ(ХО!, КОТC "! 0 !Е!>e "» 1!OP! 1! !) )1!H; e;ill> им;Ióïl cîf3 co(;IE He}!; ..;. )е. ны«I ..хо!ь 1.

TO}II ПЕРВ ; а Д, У}-(»11 -;Е Рт ... 1,0>,!ЕДА в а т ел ь н о с о ели н е н(п,i e I) o 0;"! и,: () в а

4 ИМП",т 1 CОВ и ) 1eb1C-Iт (, ) — (О, e т

}1Ь(М ВХО !(?lvc т тат т e а О, В),«...от >,j т e,от> ) и Ii т 0ÑÇ 111>1;ici -т> "тт-,>fin: in(if?i,.

»>Го->ЬЦЫЕ УЗ-Ит- }11!11»-т-.: С;. »1 .;.Ц)»1;>

TЕ.IЬНЫХ ПЕРЕ}та„.-тов ВЫХ;?,.-,>it ãL,- (И";-»а>)01;

l Pт1f ГЕP OH, Oc>.;.>HЧ;-.;!1,1; »- » -, nтт;ттттп i.

МИ ВХОДВМИ TPI>!1«Е> .,:. ., а т!(;>ЕЗ -,Е" мент т1(Ц 10 — 00»ie 1-!1)ьм 1-,->-(»;l -) >

ccic:-т»(их а> (т Выхо,( ты, Через э IebfeH> тл: -;:,-;„=-1>т„е Г

CO СЧ (» Т НЫМИ ВХОДа}) i c ц .-", .тик(> т> „тт

15. Управляю}ций вход зттемента И 13 соединен с выходом триггера 9,, Выходы счетчика 1 1 соединены через лев

1}}ифратор )6 с управляющтэм входо( элемента И 5, а через блок I;" элем е н т О В И вЂ” с и н ф О р м а в и О H HbIIA! 1 В х (?— дами счетчика (5 и первой гр.ппой входов сумматора 18. Бхо;и.:. O«1!тывания и за(виси 6:тока 9 11}1.115)т)1 ссет> >;» р(! !! i; i I), )0 > К)! (",т (. .! Ь Х >1> ": т)Е . (!тт

«1), „1:Е В>К 0 10}3 (».-.11.1(1 Г:т) -:.>1>Г" О

i> l! c) (}ифферен1 ii;)Ч1»)(зт(-,- l -ем(>1-; 1),—, ::!юч(н к уffp в?15(ющ)») (!х ;l,}" м

Г > ll TP21 3>e! О «Л >К ) т )1>оliei!. «

:.ePeH Вт ОРОй ЗЛ()МЕ((Т т(1:}от?>}К!:

Утп?а .31 Ят?1(}ЕМ»(13>((l;;:,c

К;1 ) 3! еме!(1> OEI I I;! К»>C .;:! 1 . . )»Р >!:,Ol"l ".

i)õ О тl I) (1 " f> е г!: т! .. " -1 !11., 1 131 ,!;v:;. -и». с:.)ых Одами (11(Г(т .:-р е в:, i,:i Г1)!! и

> (» (> i>II I ., .:.111(Г) 01?1 1(111 101}нl Ie ". ГХ ОД)

:> !i-! >. .н Он 1I ceeдl(1>ен. >I . 13Т >1) л(ГГ> 1 !

)i i 110".,?, ..т,;;(;;11}1(.т;т, .,iCЯ! 1;(>Дт >1.;:.:," Рi>

>! :> .".. i! . I lI 4 т (3 х о;: с., () : 1 т (1 p i

Вх :.lei"i С-! . ч !}(в . ВIГ" О,;11 i C - (Т

3(>

130чным ВхОдОм счетчика 1-5 H счетчи ка 11. Второй вход блока 1 соедиНЕH С 1}>ИНОЙ 3(1 f)>IЕВОГО ПОТЕНIIИclЛ(}

ВПОК 1 э-"1 м(- нтОВ И сОстОит из тв + 1 -,.ëåìåíòo} И. где ГГ: — число

1 разрядов счетчика 1lI., Первые входы элемен!Ов И блока 17 соединеньi C.

ПЕ)> НЫМ 3ХО ) <1 !3 ГOpble НХО)(Ь(Гт}

М(11 -..-. >; 1, — "1», .l ЬИ) НI f3»(C»;jc!l }-„т

1193812

55 блока 17. Второй вход одного кз элементов И блока 17 соединен с вторым входом блока 17 и с шиной нулевого потенциала, а выход этого элемента И вЂ” с одним из вторых выходов блока 17 и с информационным входом старшего разряда счетчика 15.

p — 1 выходов элементов И (где р число разрядов счетчика 15) соединены с вторыми выходами блока 17, а остальные — с первыми выходами блока 17.

Сумматор состоит из трех комбинационных сумматоров, причем первый комбинацконньп3 сумматор состоит из р разрядов, второй комбинационный сумматор — из (m — р + 1) разрядов, а третий — из т разрядов. Первая и вторая группа входов первого комбинационного сумматора соединены соответственно с второй и третьей группами входов сумматора 18. Выход старшего разряда первого комбинацконного сумматора соединен с

«тора"1 группой входов второго комбийационного сумматора, пертв",я группа

:Зходов которого соед» »tet»a с пер«ой группой входов сумматора 18. !! eðâàÿ груг.па вх Одо«младших ра з— рядов третьего комбинационногo cóMматора соединена с выходами p — 1 младших разрядно»3 первогn комбк:1rtцконного сумматора, а остальные входы старших разря;1ов — с выходами третьего комбинационного сумматора, В Iорая группа вхо iu« третьего комбинационного сумматора соедкнеНа С ЧЕ>ТЕ»ЕРТOй 1 т»т, 1т!1011 «ХО;1ОВ сg"ììÿmop J. 1 8 > tt 13ыхО".ы с 13ьГхОПамк сумматора. Преобразо«атель работает следую—

Ц1к.".1 Обре 3 ОМ .

В конце предыдущего никла после установки в исходное состояние

«CeХ тРИГГePO«, СЧЕттти»КО1» 11 РЕГИСтров выхо;1«ой скгна.I Hc î÷«Hêà 1 си. на!Io«чсэез формкра»»а reл; 2, вырабат111»ающкй» стар-.— импульсы, ус. анавлквает счет»»ый тр;.и гср 3 в сдиничное состояние, Сформкрован1»Ый С ПОЛОжИтЕЛЬНОГO ПЕРЕПаца

".гри1-гера 3 диффе13енцкруюшим элеМЕНТОМ т КМПу 3ЬС уСта«а1»ЛК«аЕТ трИГ— гер 9 в ед1»личное состояние, oткры»ая э.1емент И 3, и км:-. ;:ьсы гене,,а op; 1 посту1;ают на счетчики

, .), 1».огдат код -e c>.re t т-,кк е 1 4,.p е »l."шпет «е п»чину, соответствую5

ЗС

45 щую половине полного значения фазы, дешифратор 16 открывает элемент И 5, разрешая прохождение стоп-импульсов с формирователя 4 на счетный вход триггера 6. Поделенные на два триггером 6 и сформированные дкфференцкрующим элементом 8 стопимпульсы устанавливают триггер 9 в нулевое состояние, закрывая элемент

И 13 и прекращая поступление импульсов с генератора 12 до прихода очередного старт-импульса.

Если измеряемый сдвиг фаз в начале цикла измерения меньше половины полного значения фазы, следующий непосредственно за старт-импульсс.. стоп-импульс исключается, ес:11 же измеряемый сдвиг фазы превышает половину полного значения сдвига фазы, то измеряемьпй сдвиг фаз берется от старт-импульса до

6:»кжайшего стоп-импульса, и данньпй принцип работы сохраняется до конца текущего цикла.

Поделенные на два триггерами

3 и 6 старт- к стоп-импульсы через элемент И.,И 10 поступают в счет«як 11. Цикл измерения заканчивается иос»re и †кратно измерения мгно«енноr О значения сдви1 а фаз. Суммарный код и-кратпого измерения нак»111.11113«eтся «счетчике 14 > счет гк:1а Hзмерен«11 прокзво п»тся счетчиком 11, где в конце цикла измерения собирается чисrto 2rr + 1, При этом возбуждается выход дешифратора

28, устанавливающий в исходнОе сосr oll l1tte триггеры 3 к 6, регистры

20 к 23 и »ерез элемент 29 задержк 1 c tez«»t tt 14 к 11. На счетчике ! 3 пос.te каж:!oI o измерения уста«а«-Iквается кОд тек51цего значения фазы. Импульсами с выхода дифференпкрующего элемента 8 через блок

22 элe rett3o«И код со счетчика 15 переписывается в регистр 21, после чего счетчик 15 Обнуляется. Теми же кмпу:lьсамll производится по разр".:ë:ûÿ клк параллельная запись в 6 -o;- 19:»амятк кода регистра 21. .Л.,рсс записи вырабатывается ;етat»toit 1 1 . 11ладпкй» разряд счетчика

11 не участвует в формировании адреса кода записи и считывания. Первый теку;ций ко,-. фазы в цикле записывается по первому адресу, à (n-1)-й текущий код фазы — по (п-1)-му адресу. Теку;кй код и-го измерения в блок 19 ".амяти не записывается, 5 11

i ледовательно, блок 19 может иметь ие более п- l адресов.

Считывание с блока 19 памяти начинается одновременно с началам текущего измерения фазы и производится импульсами, сформированными дифференцирующим элементом 7.

В каждом цикле считывание начинается с первого адреса блока 19 памяти и предшествует записи по этому адресу нового текущего значения фазы. Считанная информация хранится в регистре 20 в дополнительном коде.

В конце первого цикла измерения, перед установкой в исходное состояние импульсом дешифратора 28 счетчиков 14 и 11, суммарный код фазы со счетчика 14 через блок 17 элементов И, счетчик 15, сумматор 18, блок

24 элементов И записывается в регистрах 25 и 23. Усредненное значение выходного кода фазы получается путем деления суммарного кода регистра 25 на число п измерений в цикле. При n = 2 деление производится простым сдвигом влево суммарного кода фазы на К двоичных разрядов.

В конце первого текущего измерения втарого цикла на вторую группу входов сумматора 18 поступает код фазы первого текущего измерения, а на третью группу входов в дополнительном коде — значение фазы перного измерения первого цикла, которое хранилось в блоке 19 памяти, .а выходах сумматора 18 получается разница кодов (и + 1)-го и первого измерений, которая суммируется с суммарным кодом регистра 25.

Суммарное значение кода фазы первого цикла имеет в11д (1) =: + N„+... +

Суммарное значение кода фазы после первого измерения второго цикла

После п + 1 измерения в регистре

25 накапливается суммарный код фазы последних измерений.

Управляющим импульсом, сформированным в конце каждого измерения, сумма, полученная в сумматоре 18, через блок 2ч элементов И записывается в регистре 25. Через время, 93812

35

55 определяемое .«лементом 27 задержки, эта же сумма записывается в регистре 23, и производится обнулен»е с 1етчика 15.

В конце вгорога текущего измерения второго цикла на вторую группу входов сумматора 18 поступает код фазы этого измерения, а на третью группу входов в дополнительном кодезначение фазы второго измере ня перваго цикла, которое хранилось в блоке 19 памяти. Получается разница кодов (n + 2)-го и второго измерений, которая суммируется с суммарным кодом регистра 25, И 13 ;аннам

c:1ó÷àå нетрудно доказать, что после п + измерения в регистре 25 наxan3133âaåòñÿ суммарный код Aaç««п последних измерений.

Таким образом, ва втором цикле после каждого измерения до 2n — 1 измерения в регистре 25 накал:1ивается суммарный кад последних измерений.

После n — га измерения второгз цик:1a суммарный код фазы со счетчика

14 импульсом дешифратара 28 записывается B регистрах 25 и 23.

Запись кода счетчика 14 в регистрах 25 и 23 производится следующим образом. Импульсом дешифратора 28 чере=- блок 17 элементов И код (p †:) младших разрядов с 1ет гика,- « за— писывается в счетчике 15. Од «овреме««на тем же импульса«. Устанавливаются в нулевое состояние регистры

20 и 23 и через один из элементов

И блока 17 старший разряд счетчика

15.,> алее, гак как регистры 20 и

23» стар111ий разряд счетчика : 5 соде1>жат то .«.êî ну::и кап с младших ра «рЯДан c 1>=т ««1ка 1 э и ocтальных старших разрядов счетчика 1ч через сумматор 18 открытый блок 24 элементов И импу «ьсам дифференцирующе го элемент» 8 записывается в регис.грах 2 и

Таким абр .зом, .начиная с и†"a измерения, в каждом последующем из— мерении мгновенного значения сдвига фаз в регистре 25 формируется сум марный код сдвига фаз последних п измерений, и, следовательно, быстродействие преобразователя становится равным частоте измерения мгновенного значения сдвига фаз.

Число разрядов счетчика 15 выбирается с таким расчетам, чтобы ега максимальный вес соответствовал

93812

Составитель А. Смирнов

Редактор И. Бугир Техред М.Пароцай

Корректор 0 круговая

Заказ 7325/59 Тираж 871 Подписное

ВНИИПИ Государственного комитета СССР по,делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4!5

Филиал ГГПП "Патент", r, Ужгород, ул. Проектная, 4

7 11 сдвигу фаз не более 360 . С целью сокращения объема памяти блока 19 и числа разрядов счетчика 15 разряды счетчика 15 текущего значения фазы для записи в блок 19 и для суммирования можно взять значительно меньше, чем требует максимальное значение полученного кода.

Например, если сумма всех видов погрешностей измерения и значения сдвига фаз выходных сигналов за цикл не превышают одну угловую минуту, то число разрядов счетчика

15 можно взять не более шести, если цена младшего разряда счетчика не менее одной угловой секунды.

В таком преобразователе можно применять блок памяти в микросхемном выполнении, не требующий высокого быстродействия, как с одним информационным входом и выходом, так и с информационными входами равными числу разрядов кода. Если используется блок памяти с одним информационным входом и выходом, то запись и считывание в него произвопится поразрядно, и для записи и считывания каждого бита инфор10 мации необходимо сформировать код адреса каждого бита записываемого и считываемого кода сдвига фазы.

Информация на выходе такого

15 преобразователя может обновляться с частотой, равной частоте входных сигналов, что повышает быстродействие предлагаемого преобразователя по сравнению с известным.