Устройство контроля синхронизма

 

Изобретение относится к технике передачи дискретных сообщений по радиоканалам и позволяет повысить помехоустойчивость. Первый блок 1 оптимальной обработки и первый злемент 2 задержки соединены входами с выходом первого фазового детектора 3, а выходами - с первым входом первого перемножителя (п) 4 через первый решающий блок 5 и вторым входом непосредственно. Второй блок 6 оптимальной обработки и второй злемент 7 задержки соединены с в1/Ьсодом второго фазового детектора 8, а выходами - с первым входом второго П 9 через второй решающий блок 10 и вторым входом непосредственно. Выходы первого П 4 и второго П 9 (Л соединены с первым и вторым входами со 1Л N9 ю ЭО

СОЮЗ СОВЕТСНИХ

ИЦЮЛ

РЕСПУБЛИН ()9) (I l) рц4 G 01 R 29/18

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

Il0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 2386895/24-2) (22) 07.07.?6 (46) 30.11.85.Бюл. В 44 (72) С.А.Даниэлян, О.Н.Животенко и )О.М.Супер (53) 621.3)7 088.8 (56) Каршин В.М. Способ детектирования радиосигналов с фазовой манипуляцией. Сб.статей "Фазовая и относительная фазовая телеграфия".

М.: Связь, 1967.

Авторское свидетельство СССР

У 663067, кл. G 01 Й 29/8,1975. (54) УСТРОЙСТВО КОНТРОЛЯ СИНХРОНИЗМА. (57) Изобретение относится к технике передачи дискретных сообщений по радиоканалам и. позволяет повысить помехоустойчивость. Первый блок 1 оптимальной обработки и первый элемент 2 задержки соединены входами с выходом первого фазового детектора

3, а выходами — с первым входом первого перемножителя (П) 4 через первый решающий блок 5 и вторым входом непосредственно. Второй блок 6 оптимальной обработки и второй элемент 7 задержи соединены с выходом второго фазового детектора 8, а выходами — с первым входом второго

П 9 через второй решающий блок 10 и вторым входом непосредственно.

Выходы первого II 4 и второго П 9 соединены с первья и вторым входами блока 11 вычитания, выход которого через фильтр 12 соединен с входом регистратора 13. Входы управления

1195298 блоков l и 6 оптимальной поэлеменч ной обработки и решающих блоков 5 и 10 соединены. 2 ил.

Изобретение относится к технике передачи дискретных сообщений по радиоканалам, преимущественно методом однократной фаэовой (фаэоразностной) модуляции.

Цель изобретения — повышение помехоустойчивости.

На фиг.l приведена функциональная схема устройства; на фиг.2 — временные диаграммы его работы.

Первый блок l оптимальной обработки (интегратор или согласованный

Фильтр) и первый элемент 2 задержки соединены входами с выходом первого фазового детектора 3, а выходами — с первым входом первого перемножителя 4 через первый решающий блок 5 и вторым входом непосредственно, второй блок 6 оптимальной обработки и второй элемент 7 задержки соединены с выходом второго фазового детектора 8., а выходами— с первым входом второго перемножителя 9 через второй решающий блок 10 и вторым входом непосредственно. Выходы первого перемножителя 4 и второго перемножителя 9 соединены.с первым и вторым входами блока 11 вычитания, выход которого через фильтр 12 соединен с входом регистратора 13 (порогового элемента) .

Входы управления блоков 1 и 6 оптимальной поэлементной обработки и решающих блоков 5 и 10 соединены.

Устройство работает следующим образом.

Напряжение на выходе первого (синфазного) 3 и второго (квадратурного) 8 детекторов имеют вид импульсов (фиг.2а,б), амплитуда которых изменяется по синусоидальному (косинусоидальному) закону с частотой биений. Эти напряжения. (фиг.2в,г) задерживаются на время, равное длительности посылки, элементами 2 и 7 задержки и перемножаются в перемножителях 4 и 9 с напряжениями

З выпрямителей в схеме прототипа.

Формула изобретения

1Î t5

ЗО (фиг.2 Ц,е) с выходов решающих блоков 5.и 10, в которых осуществляется принятие решения о знаках напряжения на выходах блоков 1 и 6 оптимальной обработки в моменты прихода тактовых импульсов, соответствующие границам посылок сигнала. В результате вырабатываются напряжения (фиг.2и,к), напоминающие выпрямленную синусоиду, которые после блока ll вычитания образуют синусоидальное напряжение удвоенной частоты биений (фиг.2л), после фильтрации сглаживаю- . щим фильтром 12 напряжение в режиме биений оказывается близким к нулевому, и регистратор 13 {пороговый элемент) фиксирует неисправность.

В режиме синхронизма модуль напряжения на выходе синфазного фазового детектора 3 оказывается большим, так как фазы "несущей" входного сигнала и опорного сигнала совпадают, а модуль напряжения на выходе фазового детектора 8 близок к нулю, так как между входным и опорным сигналом сдвиг фаз близок к 90, поэтому сигнал на входе порогового элемента (регистратора 13) оказывается большим, и фиксируется синхронизм.

Повышение помехоустойчивости объясняется действием блоков оптимальной обработки, решающих блоков, элементов задержки и перемножителей, включенных вместо двух полупериодных

Предлагаемое, изобретение позволяет по сравнению с прототипом добиться меньшего влияния шума на верность контроля синхронизма, т.е. большей помехоустойчивости, что повышает качество работы всей контролируемой системы, надежность. резервированияи надежность всей линии передачи информации.

Устройство контроля синхронизма, содержащее последовательно соединенСоставитель М. Барашков

Редактор М.Петрова Техред О.Ващишина Корректор А.Зимокосов

Заказ 7412/51 Тираж 747 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035; Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", r.Óæãîðîä, ул. Проектная, 4 ные блок вычитания, сглаживающий фильтр и регистратор, а также первый и второй фазовые детекторы, сигнальные входы которых соединены, о т— л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости, оно снабжено первым и вторым блоками оптимальной обработки, первым и вторым решающими блоками, первым и .вторым элементами задержки и первым и вторым перемножителями, при этом выходы первого и второго фазовых детек(95298 4 торов присоединены соответственно через последовательно соединенные

1 первые и аналогично вторые блоки. оптимальной обработки и решающие блоки к первому входу и через эле- . мент задержки к второму входу первого и второго перемножителей, выходы которых присоединены соответственно к первому и второму входам !

О блока вычитания, управляющие входы первых и вторых блоков оптимальной обработки и решающих блоков соединены.