Устройство для отладки программ

 

УСТРОЙСТВО ДЛЯ ОТЛАДКИ ПРОГРАММ , содержащее элемент ИЛИ, первый и второй элементы И, блок постоянной памяти, блок оперативной памяти , блок сравнения, причем адресный вход устройства соединен с адресными входами блоков постоянной и оперативной памяти и спервым информационным входом блока сравнения, вход обращения устройства соединен с тактовым входом блока сравнения и с входами обращения блоков постоянной и оперативнрй памяти, информационный вход устройства соединен с вторым информационным входом блока сравнения и с информационным входом блока оперативной памяти, вход установки режима устройства соединен с входом записи блока оперативной памяти, выходы блоков постоянной и оперативной памяти соединены с первыми входами соответственно первого и второго элементов И, выходы которых соединены со .ответственно с первым и вторым входами элемента ИЛИ, отличающееся тем, что, с целью расширения функциональных возможностей устройства за счет обеспечения оперативной подмены зон информа ии. расположенных в блоке постоянной памяти, информацией, расположенной в блоке оперативной памяти, в него введеиы пять элементов И, двухраз-. рядный двоичньй счетчик, D-триггер первый и второй дешифраторы, первый и второй регистры, причем инверсный выход D-триггера соединен с вторым входом первого элемента И, первым входом третьего элемента И и входом установки в О двухразрядного счетчика , информационные выходы которого соединены с входами первого дешифратора , тактовый вход устройства соединен с первыми входами четвертого и пятого элементов И,, с первым упi равляющим входом второго дешифрато (Л ра, с третьим входом первого элемента И и с входом второго элемента И, адресный вход устройства соединен с инфррмахщонными входами второго дешифратора, первого и второго регистров, вход обращения устройства соединен с вторьм управляющим входом рторого дешифратора,персо вый, второй и третий выходы которого Об соединены соответственно с тактовым сд to ел входом Р-триггера, с первым входом шестого элемента И и первым входом седьмого элемента И, выходы пятого, шестого и седьмого элементов И соединены соответственно с третьим, четвертым и пятым входами элемента ИЛИ, выход которого является выходом команды устройства, первый выход первого дешифратора соединен с вторым входом пятого элемента И и с тактовым входом второго регистра , информационный выход которого соединен с вторым входом седьмого элемента И, второй выход пер

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) ОПИСАНИЕ ИЗОБРЕТ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОС)ДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3654182/24-24 (22) 12.10.83 (46) 15.12.85. Бюл. В 46 (72) Г.Л.Рубинштейн, А.Д.Щокии и В.Е.Ионенко (53) 681.3(088.8) (56) Авторское свидетельство СССР

М 1001099, кл. G 06 F ll/26, 1983 °

Авторское свидетельство СССР

1(943726, кл. G 06 F 9/46, 1982. (54)(57) УСТРОЙСТВО ДЛЯ ОТЛАДКИ ПРОГРАММ, содержащее элемент ИЛИ, первый и второй элементы .И, блок постоянной памяти, блок оперативной памяти, блок сравнения, причем адресный вход устройства соединен с адресными входами блоков постоянной и оперативной памяти и с первым информационным входом блока сравнения, вход обращения устройства соединен с тактовым входом блока сравнения и с входами обращения блоков постоянной и оперативной памяти, информациоиный вход устройства соединен с вторым информационным входом блока сравнения и с информационным входом блока оперативной памяти, вход установки режима устройства соединен с входом записи блока оперативной памяти, выходы блоков постоянной и оперативной памяти соединены с первыми входами соответственно первого и второго элементов И, выходы которых соединены со,ответственно с первым и вторым входами элемента ИЛИ, о т л и ч а ющ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет обеспечения оперативной подмены зон информа)(ии, расположенных в блоке постоянной памяти, информацией, расположенной в блоке оперативной памяти, в него введены пять элементов И, двухразрядный двоичный счетчик, D-триггер первь)й и второй дешифраторы, первый и второй регистры, причем инверсный выход D-триггера соединен с вторым входом первого элемента И, первым входом третьего элемента И и входом установки в "0" двухразрядного счетчика, информационные выходы которого соединены с входами первого дешифратора, тактовый вход устройства соединен с первыми входами четвертого и пятого элементов И, с первым управляющим входом второго дешифратора, с третьим входом первого элемента И и с вторым входом второго элемента И, адресный вход устройства соединен с информационными входами второго дешифратора, первого и второго регистров, вход обращения устройства соединен с вторым управляющим входом второго дешифратора,первый, второй и третий выходы которого соединены соответственно с тактовым входом D-триггера, с первым входом шестого элемента И и первым входом седьмого элемента И, выходы пятого, шестого и седьмого элементов И соединены соответственно с третьим, четвертым и пятым входами элемента

ИЛИ, выход которого является выходом команды устройства, первый выход первого дешифратора соединен с вторым входом пятого элемента

И и с тактовым входом второго регистра, информационньпЪ выход которого соединен с вторым входом седьмого элемента И, второй выход пер1198525 ного дешифратора соединен с тактовым входом первого регистра, информационный выход которого соединен с вторым входом шестого элемента И, третий выход первого дешифратора соединен с третьим входом второго элемента И, с третьим управляющим входом второго дешифратора, с инверс- ным входом четвертого элемента

И, выход которого соединен со счетным входом счетчика, выход блока сравнения соединен с вторым входом

Изобретение-относится к цифровой вычислительной технике и может быть использовано при отладке программ специализированных ЦВМ, содержащих в своем составе штатные блоки постоянной памяти (БПП) с рабочими программамн.

Цель изобретения — расширение функциональных возможностей за счет обеспечения оперативной подмены зон информации, расположенных в блоке постоянной памяти, информацией, расположенной в блоке оператив-ной памяти.

На чертеже представлена функциональная схема устройства;

Устройство содержит блок 1 постоянной памяти, блок 2 оперативной памяти, блок 3 сравнения, первыйседьмой элементы И 4-10, элемент

ИЛИ 11, двухразрядный двоичный счетчик 12, D-триггер )3, первый

14 и второй 15 дешифраторы, первый

l6 и второй 17 регистры, причем к входу 18 обращения устройства подключены тактовый вход блока 3 срав-. нения, входы обращения блоков постоянной памяти 1 и оперативной памяти

2 и второй управляющий вход второго дешифратора 15. К адресному входу

18 устройства подключены первый информационный вход блока 3 сравнения, адресные входы блоков постоянной ! и оперативной 2 памяти, информационные входы второго дешифратора

15, первого и второго регистров 16 и

17, к информационному входу 20 устройства подключены второй информационный вход блока 3 сравнения, ин5

25 за

35 третьего элемента И, выход которого соединен с входом установки в "1

D-триггера, входы команды и начальной установки устройства соединены соответственно с третьим входом пятого элемента И и с нулевым вхоpoM D-триггера, информационный вход которого соединен с шиной нулевого потенциала устройства, выход блока постоянной памяти соединен с третьим информационным входом блока сравнения.

2 формационный вход блока 2 оперативной памяти, к тактовому входу 21 устройства подключены первые входы четвертого и пятого элементов И 7 и

8 соответственно, первый управляющий вход дешифратора 15, третий вход первого элемента И 4 и второй вход второго элемента И 5 к входу 22 команды устройства подключен третий вход пятого элемента И 8, к входу

23 начальной установки устройства подключен вход установки в "0"

D-триггера 13, к входу 24 установки режима подключен вход записи блока 2 оперативной памяти. К выходу

25 блока оперативной памяти подключен первый вход второго элемента

И 5, к выходу 26 блока постоянной памяти подключены первый вход пер-. вого элемента И 4 и третий информационный вход блока 3 сравнения, к выходу 27 блока 3 сравнения подключен второй вход третьего элемента И 6, к выходу 28 третьего элемента И 6 подключен вход установки в

"1" D-триггера 13, к инверсному выходу 29 D-триггера 13 подключены первый вход третьего элемента И 61 вход установки в "0" двухразрядного двоичного счетчика 12 и второй вход первого элемента И 4, к выходу 30 четвертого элемента И 7 подключен счетный вход двухразрядного двоичного счетчика 12, к информационным выходам 31 и 32 двухразрядного двоичного счетчика подключены входы первого дешифратора 14, к выходам первого дешифратора 14 подключены: к первому 33 — тактовый вход второ3 1

ro регистра 17 и второй вход пятого элемента И 8, к второму 34 — тактовый вход первого регистра 16, к третьему 35 — второй инвертирующий вход четвертого элемента И 7, третий управляющий вход второго дешифратора 15 и третий вход второго элемента И 5, к выходу

36 второго регистра )7 подключен второй вход седьмого элемента И 10, к выходу 37 первого регистра 16 подключен второй вход шестого элемента И 9, к выходам второго дешифратора 15 подключены: к первому 38 — первый тактовый вход О-триггера 13, к второму 39 — первый вход шестого элемента И 9, к третьему

40 — первый вход седьмого элемента

И 10, к вы юдам 41-45 первого, второго пятого, шестого и седьмого элементов И 4,5,8,9 и 10 подключены первый, второй, третий, четвертый и пятый входы элемента ИЛИ 11 соответственно, выход элемента ..

ИЛИ 11 является вьгходом 46 команды устройства.

Устройство работает следующим образом.

В исходном состоянии, в которое устройство устанавливается при подаче на вход "Сброс" 23 сигнала начальной установки, разрешается считывание информации только с блока

1 постоянной памяти через первый элемент И 4 в момент появления тактовых импульсов, поступающих на вход 21 тактовых импульсов. Поэтому на вход 46 устройства выдается информация, размещенная в блоке 1 постоянной памяти. Блок 3 сравнения по заданному критерию определяет место.в программе, размещенной в блоке 1 постоянной памяти, где необходимо выполнить ее корректировку или выполнить сервисную программу.

Назовем это место в программе."точкой замещения". Когда точка замещения обнаруживается, блок 3 сравнения на выходе. 27 формирует сигнал, который через третий элемент И б устанавливает в "1" триггер 13, Поэтому запрещается считывание информации с блока 1 постоянной памяти, прохождение сигнала с выхода 27 блока 3 сравнения через третий эле-. мент И 6 и разрешается работа счет-. чика 12. При поступлении на вход 21 тактовых импульсов первого после обнаружения точки замещения такто50 чительно расширены функциональные возможности вследствие замещения массива информации, размещенного в блоке 1 постоянной памяти, массивом информации произвольной размерности, размещенным в блоке 2 оперативной памяти, введения дополнительного фрагмента программы, подпрограммы в программу, размещенную в блоке

1 постоянной памяти, исключения фрагмента программы, подпрограммы, размещенных в блоке I постоянной памяти, зацикливания участков програм198525 вого импульса разрешается прохожде- ние кода команды передачи управления через пятый элемент И 8 с входа 22 на выход 46 устройства и запоминается состояние входа 19 адреса во втором регистре 17. Следовательно, вместо очередной команды программы, размещенной в блоке l постоянной памяти, на выход 46 устройства выдается команда передачи управления, например команда перезапуска, и во втором регистре 17 запоминается адрес точки замещения.

По команде передачи управления в следующем такте содержимое счетчика команд загружается в стек. В этом такте, втором после обнаружения точки замещения, запрещается прохождение кода передачи управления через пятый элемент И 8 на выход 46 устройства и запоминается состояние входа 19 . адреса в первом регистре

16, т.е. значение указателя стека программы, размещенной в блоке 1 постоянной памяти. В третьем, после обнаружения "точки замещения" такте управление передается по адресу, однозначно определяемому кодом команды передачи управления, запрещается прохождение тактовых импульсов на счетный вход счетчика 12 через четвертый элемент И 7, разрешается работа второго дешифратора 15 и считывание информации с блока 2 оперативной памяти на

З5 выход 46 устройства через второй элемент И 5.

Таким образом, в предложенном уст-. ройстве для управления обращением

40 к памяти при отладке программ упрощена аппаратурная реализация.

Поскольку объем блока 2 оперативной памяти может быть выбран произвольным независимо от объема отлаживаемой программы, размещенной

45 в блоке 1 постоянной памяти, зна1198525

Составитель. И.Сигалов

Редактор М.Дылын Техред р.яеце Корректор М.Максимишинец

7722/48 Тираж 709 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 мы, размещенной в блоке 1 постоянной памяти. Это особенно важно при использовании данного устройства

Иа ин

ppl47 ими в резидентных средствах отладки аппаратурно-программных средств в реальном масштабе времени.