Вероятностный автомат

 

ВЕРОЯТНОСТНЫЙ АВТОМАТ по авт..св. № 1108455, о т л и ч а ю щ и и с я тем, что, с целью повышения точности, он содержит блок задержки, дополнительные запоминающее устройство, группу элементов И, блок элементов ИЛИ, матричный коммутатор и блок формирования управлянлцих сигналов, первая группа входов которого является группой установочных входов автомата, а вторая входов является группой управлякицих входов автомата, выходы дополнительного блока формирования управляющих сигналов подключены к группе входов дополнительного матричного коммутатора, первая группа информационных входов которого подключена . соответственно к разрядным выходам регистра, а вторая группа соединена соответственно с группой вьпсодов блока задержки, группа входов которого подключена соответственно к выходам запоминающего устройства, разрядные выходы матричного коммутатора через дополнительный блок элементов ШШ подключены к первой группе входов дополнительной группы элементов И, вторые входы которых объединены и (П подключены к выходу генератора тактовых импульсов, а выходы дополнительного блока элементов И соединены соответственно с входами запоминающего устройства, выходы которого являются группой выходов автомата .

СОЮЗ СОВЕТСНИХ

ЦНЬ

РЕСПУБЛИН!

09) (И)

rS84 G 06 F 20

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCH0lVIY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (6l) 1108455 .(21) 3621636/24-24 (22) 07.06.83 (46) 23.12.85. Бюл. Р 47 (7l) Таганрогский радиотехнический институт им. В.Д. Калмыкова (72) В.И., Финаев и Л.В. Агаркова (53) 681 ° 3(088.8) (56) Авторское свидетельство СССР

У 1108455, кл. G 06 F 15/20, 1982. (54)(57)- ВЕРОЯТНОСТНЫИ АВТОМАТ по авт.св. Р 1108455, о т л и ч а ю— шийся тем, что, с целью повьгшения точности, он содержит блок задержки, дополнительные запоминающее устройство, группу элементов И, блок элементов ИЛИ, матричный коммутатор и блок формирования управля» ннцих сигналов, первая группа входов которого является группой установоч" ных входов автомата, a .âòîðàÿ группа входов является. группой управляющих входов автомата выходы дополнительного блока формирования управ" ляющих сигналов подключены к группе входов дополнительного матричного коммутатора, первая группа информационных входов которого подключена соответственно к разрядным выходам регистра, а вторая группа соединена соответственно с группой выходов бло ка задержки, группа входов которого подключена соответственно к выходам запоминающего устройства, разрядные выходы матричного коммутатора через дополнительный блок элементов ИПИ подключены к первой группе входов дополнительной группы элементов И, вторые входы которых объединены и ® подключены к выходу генератора тактовых импульсов, а выходы дополнительного блока элементов И соединены соответственно с входами запоЯ минающего устройства, выходы которо- е го являются группой выходов автомата.

1 2002 с) 6

1

Изобретение относится к вычислительной технике и может быть использовано для моделирования сложных сто. хастических систем, описываемых марковскими процессами, а также для построения вычислительных и управляю щих устройств, учитывающих влияние среды на целевую функцию. Цель изобретения — повышение точности вероятностного автомата.

На фиг. 1 приведена структурная схема вероятностного автомата; на фиг. 2. — структурная схема первого блока формирования управляющих сигналов; на фиг. 3 — структурная схема второго блока формирования управляющих сигналов; на фиг. 4 — функциональная схема первого матричного коммутатора; на фиг ° 5 — функциональная схема второго матричного коммутатора; на фиг. 6 — функциональная схема регистра сдвига; на фиг.7— функциональная схема первой группы элементов И; на фиг. 8 — фукнциональная схема дополнительной группы элементов И; на фиг. 9 - функциональная схема первого блока элементов ИЛИ; на фиг. 10 — функциональная схема дополнительного блока элементов ИЛИ; на фиг. 11 — функциональная схема первого запоминающего устройства; на фиг. 12 — функциональная схема дополнительного запоминающего устройства; на фиг. 13 — функциональная схема блока задержки.

Блок-схема вероятностного автомата (фиг. 1) содержит первые управляющие входы 1„ -I первый блок 2 формирования управляющих сигналов; дополнительный второй блок 3 формирования управляющих сигналов; первую группу установочных входов

41-4 " автомата; вторую группу ус11 %01

1 тановочных входов 5„„ — 5 щ автомата; первый матричный коммутатор 6, второй матричный .коммутатор 7; регистр 8 сдвига; генератор 9 тактовых импульсов; первую группу элементов И 10;: вторую дополнительную группу элементов И 11; первый блок 12 элементов ИЛИ; второй дополнительный блок 13 элементов ИЛИ;первое запоминающее устройство 14 „ вто" рое дополнительное запоминающее устройство 14, блок 15 задержки; выходы 16 — 16 вероятностного м автомата.

Блок-схема первого блока формиро. вания управляющих сигналов.(фиг.2) содержит первую группу входов 1 -1 вторую группу входов 4„„- 4щ, ком мутатор 17, регистры 18„ — 18„, выи ходы 19„„ — 19»

Блок-схема второго блока 3 формирования управляющих сигналов (фиг.3 ) содержит первую группу вхо10 дов 11 — 1„, вторую группу входов

5„„ - 5, коммутатор 20, регистры

211 — 21„,, выходы 22" 22"

Функциональная схема первого матричного коммутатора 6 (фиг. 4 ) содер15 ят управляющ е входы 1911 19

1 -19 сумматоры 23,„ — 2 „,первые элементы И 24„"„ — 24, первую группу информационных входов 25„ — 25, узлы сравнения 26„„ — 26, вторую группу

20 информационных входов 271 — 27„„ раз" рядные выходы 28 „ — 28„,,вторые элементы И 2911 — 29„,щ „.

Функциональная схема второго дополнительного матричного коммутатора 7 (фиг. 5) содержит управляющие входы 22 — 22, первую групВ юм пу информационных входов 25„ — 25k сумматоры 301„- 3Q „; первые элементы И 311 — 31, узлы 32 „- 32 „

% сравнения, вторые информационные входы 33„ — 33 „ разрядные выходы

341 — 34щ,вторые элементы И 35„,—

Функциональная схема регистра 8: сдвига (фиг. 6) содержит разрядные выходы 25„ — 25с, управляющио вход 36; первые и второй элементы И 371 — 371с, 38, генеРатоР 39

40 пуассоновского потока импульсов, регистр 40, кодер 41.

Функциональная схема первой группы элементов И 10 (фиг. 7) содержит управляющий вход 36; элементы И

45 421 - 42>, информационные входы 43„43,„, выходы 44 — 44>.

Функциональная схема второй дополнительной группы элементов И 11 (фиг. 8) содержит управляющий

50 вход 36, элементы И 45 — 45, информационные входы 46 1 — 46, выходы 47„- 47

Функциональная схема первого блока элементов ИЛИ 12 (фиг. 9) содер55 жит входы 28„„ — 28,выходы.43„ — 43„, элементы ИЛИ 481 — 48,.

Функциональная схема второго блока элементов ИЛИ 13 (фиг. 10) содер 3 жит входы 34„„- 34, выходы 46„

46» элементы ИЛИ 491 - 49„,.

Функциональная схема первого запоминающего устройства 14„. (фиг.)1) содержит выходы 271 -27, входы 441п 1

44, триггеры 501 -50ю, элементы

ИЛИ 51„- 51„,.

Функциональная схема второго до» полнительного запоминающего устройства 14 (фиг. 12) содержит выходы 16„ - 16, входы 47„ - 47,, триггеры 52 - 52ш, элементы ИЛИ 53,„53„.

Функциональная схема блока 15 за держки (фиг. 13) содержит входы 27

27 „, выходы 331 — 33„„, триггеры 54„54, элементы 55„ — 55> задержки.

Элементы вероятностного автомата взаимосвязаны следующим образом.

Группа управляющих входов I -1 и соединена с первыми группами. входов первого. 2 и второго 3 блоков формиро вания управляющих сигналов, первая

4 - 4 и вторая 5„„ — 5 группы управляющих входов соединены соответственно с вторыми группами входов первого 2 и второго 3 блоков ,формирования управляющих сигналов

9 выходы которых соединены соответственно с управляющими входами перво.го 6 и второго 7 матричных коммутато. ров, первые информационные входы ко торых объединены и соединены с вы;ходами регистра сдвига, вход которого соединен с выходом генератора тактовых импульсов и с первыми управляющими входами первой 10 и второй 1 I .групп элементов И соответственно, разрядные выходы первого 6 и второго 7 матричных коммутаторов соединены с входами соответственно первого !2 и второго 13 элементов ИЛИ, выходы которых соединены соответственно с вторыми информаци,онными входами первой 10 и второй ll групп элементов И, выходы которых соединены соответственно с входами первого )4„ и второго 14 запоминающих устройств, выходы первого sanoминающего устройства 14 соединены с вторыми информационными входами первого 6 матричного коммутатора и входами блока 15 задержки, выходы которого соединены с вторыми информационными входами второго 7 матричного коммутатора, выходы второго запоминающего устройства 14 соединены с выходами 16„ - 16 вероятностного автомата.

)200296 4

В первом блоке формирования управляющих сигналов 2 первая группа входов 1„. — I> соединена с первыми входами коммутатора 17, вторые входы которого соединены с соответствующими входами регистров )8

18» а выходы )9« - 19 „„„,являются выходами блока 2, вторые входы корого 41„ - 4,„„„ соединены с входа!

0 ми регистров 181 — !811 соответственно.

Во втором дополнительном блоке 3 формирования управляющих сигналом первая группа входов 1 — 1 соеди1 h непа с первыми входами коммутатора 20, вторые входы которого соедине ны с соответствующими выходами регистров 211 — 2! 1 а выходы 22 - 22

ЯВлЯютсЯ Выходами блока 3, ВтораЯ

11 him группа входов которого 51 - 5 " со.ttlN единена с входами .регистров 21 - 21

1 соответственно.

В первом матричном коммутаторе б управляющие входы 191 — 19 (i =1 m) йн соединены соответственно с первыми входами сумматоров 23„„(i = I,m) н первыми входами первых элементов И

1 fc

24,. — 24; (i = I,m), а управляющие

30 входы !9!, — 19; (i= I,m, j= 2,m) соединены с .вторыми входами соответствующих сумматоров 23 i = 1 m

1-

2,m),ïåðâûå входы сумматоров

Z3; (i = l,m, )= 2,m-l) соединены

35 с выходами сумматоров 23 и nepl j-1

1 ными входами первых элементов И 24

Ij

24; (i = l,m, ) = 2,m-l), первые информационные входы 25 — 25 мат1 l(40 ричного коммутатора 6 соединены с первыми входами узлов сравнения 26

М

26, вторые входы которых соединены с выходами соответствующих первых элементов И 241 — 24 " вторые

11 ФЪ

45 входы которых соединены с соответствующими вторыми информационными входами 271 — 27m коммутатора б, разрядные выходы 28 ;1 (i = 1, } которого соединены с выходами соответствующих узлов 261„(i = I,m) сравне50 ния и первыми входами вторых элемен тов И 29; — 29,1,„.,1(),ш) Разряд» . ные выходы 28 коммутатора 6 соединены с выходами BTopm элементов И 29;! (i I ø, ) 2,ш), выходы

55 узлов 26„1 (i = l,m, ) = 2,ш) сравнения соединены с соответствующими ,)-ми входами соответствующих вторых элементов И 29, : (i I,m, 2,m) 200296 . 6

5 1

Во втором дополнительном матричном коммутаторе ? управляющие входы 22; — 22, (i = Г, m) )соединены соответственйо с первыми входами сумматоров 30;„ (1 = I,m) и первыми входами первых элементов И 31". — 31;

1 1 1 1 1 (i=„ l,m), а управляющие входы 22,;

22;. (i = l,m, = 2,m) соединены

1j с вторыми входами соответствующих сумматоров 30,(i = I,m, = 2,m), первые входы сумматоров 30;(i =. 1 m

= 2,m) соединены с выходами сум.матор 30„ „ и первыми входами первых элементов И 31;. - 31, (i = l,m, 1

= 2, в+1), первые информационные входы 25 - 251, коммутатора 7 соединены с первыми входами. узлов

32«. — 32 сравнения, .вторые входы которых соединены с выходами соот"" ветствующих первых элементов И 31 °

11

31, вторые входы которых соединены с соответствующими вторыми информационными входами 331 - 33 коммутатора 7, разрядные выходы 34;„ (1= I,m, которого соединены с выходами соответствующих узлов 32;„(i= I,m) срав" . нения и первыми входами вторых элементов И 35;„ — 35; (i = l,m), выходы 34. коммутатора 7 соединены с

11 выходами вторых элементов И 35 (i= l,m, j = 2,m), выходы узлов 32;. (i= l,m j= 2,m) сравнения соединены с соответствующими -ми входами соответствующих вторых элементов

И 35;j 4(i = l,m, j= 2,m).

В регистре 8 сдвига вход 36 соединен с первыми входами первых.элементов И 374 .- 37> и первыми входом второго элемента И 38, второй вход которого соединен с выходом генератора 39 пуассоновского потока импуЛьсов, а выход соединен с тактовьп входом регистра 40, вход переполнения котороко соединен c,ñîoòâåòñòвующими входом регистра 4О и входом кодера 41, остальные входы которого соединены с выходами регистра 40, а выходы — с вторыми входами первых элементов И 37> - 37> выходы которых соединены с выходами

25„ - 25> регистра 8 сдвига.

В первой группе элементов И 10 управляющий вход 36 соединен с первыми входами элементов И 42„-42 вторые входы которых соединены с информационными входами первой группы элементов И 10, а выходы - с выхода ми 44 -44 „ первой группы элементов И 10.

Во второй дополнительной группе элементов И 11 управляющий вход 36 соединен с первыми входами элементов И 451 -45„,, вторые входы кото5 рых соединены с информационными входами второй группы элементов И ll а выходы — с выходами 47 -47 групФ пы элементов И Il.

В первом блоке элементов ИЛИ 12 .111 входы 28 „ — 28 соединены с входами соответствующих элементов ИЛИ 481 (i= 1,m), выходы которых соединены с выходами 43;(i = l,m) первого блока элементов ИЛИ 12.

Во втором блоке элементов ИЛИ 13 входы 341„ — 34 ;(i= I,m) соединены с входами соответствующих элементов ИЛИ 49; (1= I,m) выходы которых соединены с выходами.46; (= l,m)

2б второго блока элементов ИЛИ 13.

В первом запоминающем устройстве l4 входы 44,-44 соединены с единичными входами триггеров 50< -50, нулевые входы которых соединены с

25 выходами элементов ИЛИ 51„ — 51 а единичные выходы соединены с выходами 271 — 27ю блока 14„ и входами соответствующих элементов ИЛИ 51„

51, причем выход триггера 50 соеди" нен с выходом 27, запоминающего устройства 14„ и входами элементов ИЛИ

-51„, °

Во втором дополнительном запоминающем устройстве 141 входы 47„ -47 соединены с единичными входами триггеров 521-52, нулевые входы которых соединены с выходами элементов ИЛИ 53„ -53, а единичные выходы соединены с выходами 16„ -16„ запоми-.

4О нающего устройства 14 и входами соответствующих элементов ИЛИ 53„-53 причем выход триггера 52, соединен с выходом 16;: запоминающего устройства l4< и входами элементов ИЛИ 53„. "

45 53 531 2--53ю

В блоке 1.5 задержки входы 27„-27,„ соединены с единичными входами соответствующих триггеров 54 -54щ, нулевые входы которых соединены с выходами соответствующих элементов 551

55 задержки, входы которых соединены с нулевыми выходами триггеров 54„-54, единичные выходы которых соединены с выходами 33 -33 бло ° ка 15 задержки.

Работает вероятностный автомат следующим образом.

7 1200

На управляющие входы 1 подаются ,управляющие сигналы х: Х, причем

:сигнал х; подается на вход l . Каж1 1 (дому входному сигналу х . соответству"

1 ет.матрица Р. и А, переходных вероят" .

1 1 костей, причем коды вероятностей мат" ,рицы переходных вероятностей P- onФ ределяющие состояние системы, зано.сятся по второй группе входов 4 в регистры 18 первого блока 2 формиро10 вания управляющих сигналов. Коды вероятностей матрицы переходных .вероятностей А,, определяющие состояние выходов системы в зависимости от состояний самого автомата, заносятica no второй группе входов 5 в ре15 (гистры 21 второго блока 3 формирования управляющих сигналов.

Предлагаемое устройство является

-t (11(° ° °

-Ф ((mi) 1

-Ф

° ° ° вероятностным автоматом типа Мили, 20 причем для него выполняется условие с(а,у/а, х) = p.(a /a, х) р.(у/а, (1) -t

"12 (° ° ° т

° ° ° ° ° °

-t ((Ф01 где p(a /а, .х) - вероятность того, Ф что при подаче вход" ного сигнала х автомат из состояния а перейдет в состоя-(; ние а, причем

p(a /а, х) задает. ся матрицей P.;

30 р(а(,у/а,х)- вероятность того, что вероятностный автомат, будучи в

Ь аm1 нз регистров

Появление импульса генератора тактовых импульсов 9 приведет к

40 тому, что по управляющему входу 36 (фиг. 7) открыты элементы И 42 первой группы 10 (фиг. 8), открыты так" же элементы И 45 второй группы ll, а также сработает регистр 8 сдвига.

45 Причем в регистре 8 сдвига при.отсутствии импульса на входе 36 элемент И 38 открыт (фиг. 6) и записан ная в одном из разрядов регистра 40 единица под действием тактовых импульсов, формируемых генератором 39 пуассоновского потока импульсов, многократно обегает регистр 40 между опросами регистра 8 сдвига по входу 36. При появлении .сигнала иа вхо55: де 36 элемент И 38 закрывается, а элементы И 37 открываются. На сдном из выходов регистра 40 случайным образом равновероятно фиксируется состоянии а, при подаче на вход сигнала х, выдает на выходе сигнал у, переходя одновременно в состояние а.;

a,a g U - множество состояний автомата; у 8 Y — множество выходных сигналов; с(у/а,х) — вероятность того, что автомат при по-. даче входного сигнапа х, будучи в состоянии а, вьща.ет выходной сигнал у,. причем

j.(у/a,õ) задается матрицей А, .

В соответствии с вероятностной мерой (1 ) рассмотрим функциониро.вание вероятностного автомата.

Такты изменений состояний автомата и его выходных сигналов задают296 8 ся генератором 9 тактовых импульсов.

В исходном состоянии автомат находится в i-ом состоянии, т.е. на выходе 27, первого блока памяти 14

1 1 имеется потенциал, а на выходах 16 автомата имеется сигнал у . Пусть имеется потенциал на выходах 16 второго запоминающего устройства 14

Входной сигнал х поступает на

» вход lt, Рассмотрим как произойдет процесс выбора нового состояния автомата и выходного сигнала.

Так как на первом входе 1 имеет™ ся потенциал, то соответственно в первом и втором 2 и 3 блоках форми рования управляющих сигналов в коммутаторах 17 и 20 (фиг. 2 и 3) коды вероятностей матрицы P имеют вид на выходах коммутатора 17 блока 2.

Данные коды поступят на первые установочные входы )9„„ -19 первого

1 матричного коммутатора 6 (фиг.4) °

-Ф

Код ((хранится в регистре 181 ° блока 2. (j J

Коды вероятностей матрицы А, которая имеет вид

6 а (1

t Ф а1» ... а„„, 4 ° ° ° ° ° ° ° °.1 1 а „,„.. ° . а 11,1, 21 через коммутатор 20 (фиг 3) блока 3 поступят на управляющие входы второго матричного коммутатора 7 (фиг. 5).

9 l2

° потенциал на время действия импульса по входу 36. Данный равновероятный сигнал кодируется кодером 41 в код, величина которого равновероятно распределена в интервале от нуля до единицы. Данный код К снимается с выходов 25 блока 8.

Код равномерно распределенного числа с разрядных выходов регист." ра 8 сдвига подается на первые информационные входы первого 6 и второго 7 матричных коммутаторов. Рассмотрим работу первого матричного коммутатора 6. На втором информационном входе 27, имеется разрешаю1 щий потенциал с выхода 27„первого запоминающего устройства 14, сле- . (» довательно, открыты элементы И 24.;.

1 М 11

24", . На первых входах 19 „„-19 „., и выходах сумматоров 23„., — 23i „формируется следующий ряд кодов соответственно

?Р

30 вые управляющие входы 22 поступают коды вероятностей а . На первые ин11 формационные, входы 25 подается код ф числа равномернораспределенного ря35 да с разрядных выходов регистра 8 сдвига. На втором информационном входе 33„. имеется разрешающий потенциал от блока 15 задержки. Следовательно, 1 % открыты элементы H 31 — 31 . . На

40 первых входах 22;„ — 22;„ и выходах сумматоров 30,„. — 30; „формируется следующий ряд кодов соответственно

Ь. а „; а + а., а „+ а. + а;

11 1 12 i1 Ф 12 1 аС+а + ... +а(1, 11 12 Ф 1

45 причем. сумма a + a + ... +. a = 1.

11 (2 " (тДанная последовательность кодов ( подается через элементы И 31;1- 31„ на первые входы узлов 32;, - 32; сравнения, на вторые входы которых по50

-с . -

7 Л ° -Jl,; J, +ll, +JJ...> ((И 2 i1 12 1 5

Б + F +...+7!

11 12 im ) Ф причем сумма

à + JJ < ((i2 — im

Данный ряд кодов подается через (с э лементы И 24, - 24 на первые вхо"

H illl ды узлов 26 — 26„ сравнения, на

11 вторые входы которых подается с первых информационных входов коммутатора 6 код К числа равномерно распределенного ряда. Узел сравнения 26;1 сработает>если код числа к меньше либо равен сумме кодов

-1

1(+ ((. +...+((,... Т, 4....+ Jl.

1(11 iil "» i1 " im»

l подаваемых на первые его входы.

Считается при этом, что автомат перешел в состояние E из состояния i . .Так как на выходах узлов 26, „26; „сравнения нулевой потенциал, а на выходах .узлов 26,.3 — 26; сравнения единичный потенциал, то соответственно элементы И 29;„- 29gg» 29(»+1-, 29 . закрыты, а открыт только элеitn-1 мент И 29; „. Таким образом, потек." циал будет на разрядном выходе 281( первого матричного коммутатора 6.

Данный потенциал поступает на информационный вход 28; первого блока элементов ИЛИ 12 (фиг. 9), проходит через элемент ИЛИ 48(J на выход 43

00296 10 блока 12. Затем поступает на информационный вход 43 1 (фиг. 7) первой группы элементов И 10, проходит через открытый элемент И 42 » поступает на выход 44 группы элементов И 10. Затем поступает на вход 44 первого запоминающего устройства 14,„ (фиг. 11) и перебрасывает триггер 50 в единичное состояние. Потенциал с единичного выхода 27 триг" гера 50 через элемент ИЛИ 51„ сбрасывает триггер 50 в нулевое состояние.Считаем, что автомат перешел в состоя- ние 2. Потенциал с выхода 27 блока 14, поступает на второй информационный вход коммутатора 6 и на вход 27» блока 15 задержки, в котором устанавливается триггер 54» в единичное состояние (фиг. 13).

В настоящий момент времени имеется потенциал на выходе 33,. блока 15, так как элемент 55. задержки вре( мени задерживает сигнал на такт гене-, ратора 9, а триггеры 54 сбрасываются по заднему фронту сигнала.

Рассмотрим как происходит определение выходного сигнала. Для этого рассмотрим работу второго матричного коммутатора 7 (фиг. 5). На пердается от первых информационных входов 25.коммутатора 7 код числа равномерно распределенного ряда.

Узлы 32 сравнения срабатывают аналогично узлам 26 сравнения коммутатора 6.

Пусть код % меньше либо равен

Ф Ф. Ф умме кодов a;„+ a;2+ ° ° ° +a . °, 1 1 . t . + а + ... + а,„ тогда сработают

11 1

Узлы 32 г- 32„ сравнения и на их выходах будут единичные потенциалы, а на выходах узлов сравнения 32 °

11

32;„ „потенциалов не будет. Открыт будет лишь элемент И 35 . и на раз1I рядном выходе 34;„. коммутатора 7 будет потенциал.

Данный потенциал поступит на вход 34;„ второго блока элементов .

ИЛИ 13 (фиг. 10 1, проходит через элемент ИЛИ 48 „46 „блока 13. Затем поступает на информационный вход 46> второй группы элементов И ll (фиг. 7 ), проходит через открытый элемент И 45 и ло-. г ступает на выход 47 второго запоминающего устройства 14 (фиг. 12 ) и перебрасывает триггер 52 в еди.ничное состояние. Потенциал с единич. ного выхода 16 триггера 52г через элемент ИЛИ 53 сбрасывает в нулевое состояние триггер 52 .

На выходе автомата установлено новое состояние выхода у, т.е.

t вместо выходного сигнала у установлен на выходах 16 автомата" выходной сигнал у

Выполйено условие (1 ), т.е. автомат.перешел в новое состояние из состояния 1, и в соответствии с

200296 прежним состоянием и сигналом входа. определен новый выходной сигнал у .на очередном такте функционирования вероятностного автомата.

При моделировании стохастических систем применяется формальная модель, в которой случайный выходной сигнал стохастически определяется от состояния системы. Известный вероятностный автомат не выполняет данной функции, так как в его формаль" ном описании функция выхода детерминированно определяется состоянием

Если известно, что число выходов к, то на базе известного устройства можно реализовать предлагаемое, если взять rn известных устройств.

Если стоимость известного уст ройства С, а предлагаемого С, то экономическая эффективность от при20 менения предлагаемого устройства как управляющего в: системе с а выходными сигналами определится формулой

С

Из формулы следует, что в зависимости от роста m существенно возрастает величина экономической эффек-. тивности использования предлагаемого . вероятностного автомата.

1200296 гг„."

1200296 фиг.Ю

1200296

l200296

25 . Фиг.б

25@

ЧЗЩ

Фиг.7

Чбр Ъ

Фиа8

Фиг.У

Zla ZSzg 2В- 28,„2В ® щ ф Э °

° ° ° ° ° °

ЧВ, ° ° ° ЧВ

° ° ° чз, Щ

120029б % 22 т2 е ° °

Ф Ф °

° . ° °

Фиг. 6

Фаа.12

ВНИИПИ Заказ 7869/55 Тираж 709 Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4