Устройство для прогнозирования случайных событий

Изобретение относится к области вычислительной техники и может быть использовано для оценки надежности и качества функционирования сложных автоматизированных и гибких производственных и телекоммуникационных систем произвольной структуры, в которых используется циклический характер производства, предоставления телекоммуникационных услуг и временное резервирование. Техническим результатом является повышение достоверности идентификации состояния производственной или телекоммуникационной системы в условиях недостоверности параметров моделируемых сигналов, характеризующих принадлежность конкретного сигнала состояния к пространству состояния безотказной работы системы либо к пространству отказов. Устройство содержит блок управления, блок модели системы, блок имитаторов состояний участков системы, блок формирования сигналов отказов, блок регистрации, блок проверки данных модели, блок коррекции данных модели. 2 з.п. ф-лы, 10 ил.

 

Изобретение относится к области вычислительной техники и может быть использовано для оценки надежности и качества функционирования сложных автоматизированных и гибких производственных и телекоммуникационных систем произвольной структуры, в которых используется циклический характер производства, предоставления телекоммуникационных услуг и временное резервирование.

Известно устройство для прогнозирования случайных событий по авт. св. СССР № 1167619, G06F 15/46, 1985, бюл. №14, содержащее блок управления, блок модели системы и блок регистрации.

Недостатком данного устройства является относительно большое время определения численных значений оценок показателей качества функционирования производственных систем с циклическим характером работы.

Известно устройство для прогнозирования случайных событий, содержащее блок модели системы, блок формирования сигналов отказов и блок регистрации (см. авт. св. СССР № 1198484, G05В 23/02, 1985, бюл. № 26).

Однако данное устройство имеет относительно большое время процесса оценивания показателей надежности сложных производственных систем с временным резервированием.

Наиболее близким по технической сущности к заявляемому устройству (прототипом) является устройство для прогнозирования случайных событий (см. авт. св. СССР № 1441421, G06F 15/46, 1988, бюл. № 44), содержащее блок управления, блок модели системы, блок имитаторов состояний участков системы, блок формирования сигналов отказов и блок регистрации. При этом информационный вход блока регистрации подключен к информационному выходу блока формирования сигналов отказов, управляющий вход которого подключен к управляющему выходу блока модели системы. Сбросовый выход блока управления соединен с сбросовыми входами блока имитаторов состояний участков системы, блока модели системы, блока формирования сигналов отказов и блока регистрации, М≥2 контрольных выходов блока управления подключены к соответствующим М контрольным входам блока модели системы. Синхронизирующий выход блока управления подключен к синхронизирующим входам блока имитаторов состояний участков системы, блока модели системы, блока формирования сигналов отказов и блока регистрации. Управляющий выход блока управления соединен с управляющим входом блока имитаторов состояний участков системы, N≥2 групповых входов которого подключены к соответствующим N групповым выходам блока модели системы, N групповых входов которого соединены с соответствующими N групповыми выходами блока имитаторов состояний участков системы. Вход блока управления подключен к выходу блока регистрации, сигнальный вход которого соединен с сигнальным выходом блока формирования сигналов отказов.

В прототипе реализуется возможность повышения скорости оценивания показателей надежности сложных производственных и телекоммуникационных систем с циклическим характером работы и временным резервированием.

Однако прототип имеет недостаток - относительно низкую достоверность идентификации состояния безотказной работы системы (выполнения сменных заданий за оперативное время) и противоположного состояния - отказа системы в условиях недостоверности (недостаточности, неполноты и противоречивости) параметров модели процесса функционирования исследуемой системы. Под «оперативным временем» понимается время, выделяемое для выполнения системой задания. Временной резерв системы и ее участков образуется за счет увеличения времени, выделяемого для выполнения задания.

Целью заявленного технического решения является создание устройства для прогнозирования случайных событий, обеспечивающего повышение достоверности идентификации состояния производственной или телекоммуникационной системы в условиях недостаточности (неполноты и противоречивости) данных об истинных значениях параметров моделируемых сигналов.

Возможность повышения достоверности идентификации состояния производственной или телекоммуникационной системы обеспечивается путем верификации (нейроанализа) данных, характеризующих неоднозначные (недостоверные, неполные) сигналы о наличии изделия, требующего обработки (или заявки на предоставление абоненту телекоммуникационной системы услуги) на модельных участках производственной системы, и изготовлении производственной системой изделия (или доведения до абонента телекоммуникационной системы услуг).

Указанная цель достигается тем, что в известное устройство для прогнозирования случайных событий, содержащее блок управления, блок модели системы, блок имитаторов состояний участков системы, блок формирования сигналов отказов и блок регистрации, выход которого подключен к входу блока управления, а информационный и сигнальный входы блока регистрации подключены соответственно к информационному и сигнальному выходам блока формирования сигналов отказов, сбросовый выход блока управления соединен со сбросовыми входами блока имитаторов состояний участков системы, блока модели системы, блока формирования сигналов отказов и блока регистрации, М≥2 контрольных выходов блока управления подключены к соответствующим М контрольным входам блока модели системы, синхронизирующий выход блока управления подключен к синхронизирующим входам блока имитаторов состояний участков системы, блока модели системы, блока формирования сигналов отказов и блока регистрации, управляющий выход блока управления соединен с управляющим входом блока имитаторов состояний участков системы, N≥2 групповых выходов которого подключены к соответствующими N групповыми входами блока модели системы, дополнительно включены блок проверки данных модели и блок коррекции данных модели. При этом сбросовые и синхронизирующие входы блока проверки данных модели и блока коррекции данных модели подключены соответственно к сбросовому и синхронизирующему выходам блока управления, N групповых выходов блока коррекции данных модели. N групповых выходов блока проверки данных модели подключены к соответствующим N групповым входам блока имитаторов состояний участков системы. Причем N-разрядный вход блока коррекции данных модели подключен к соответствующему N-разрядному выходу блока проверки данных модели, сигнальный выход которого подключен к сигнальному входу блока коррекции данных модели. Управляющий вход блока формирования сигналов отказов подключен к управляющим выходам блоков проверки данных модели и коррекции данных модели, а N групповых входов блока проверки данных модели соединены с соответствующими N групповыми выходами блока модели системы, управляющий выход которого подключен к управляющему входу блока проверки данных модели.

Блок проверки данных модели состоит из селектора исходных данных и преобразователя недостоверных данных. При этом N-разрядный выход преобразователя недостоверных данных является N-разрядным выходом блока проверки данных, запрещающий выход преобразователя недостоверных данных соединен с инверсным запрещающим входом селектора исходных данных, N групповых выходов которого являются N групповыми выходами блока проверки данных. Разрешающий вход преобразователя недостоверных данных подключен к разрешающему выходу селектора исходных данных, N групповых входов, управляющий, сбросовый и синхронизирующий входы которого соединены с соответствующими N групповыми входами, управляющим, сбросовым и синхронизирующим входами преобразователя недостоверных данных и являются соответствующими N групповыми входами, управляющим, сбросовым и синхронизирующим входами блока проверки данных модели. Сигнальный выход преобразователя недостоверных данных является сигнальным выходом блока проверки данных модели, а управляющий выход селектора исходных данных является управляющим выходом блока проверки данных модели.

Блок коррекции данных модели состоит из программируемого вычислителя, первичного и вторичного запоминающих элементов. При этом сигнальный и N-разрядный входы программируемого вычислителя являются соответственно сигнальным и N-разрядным входами блока коррекции данных модели. Синхронизирующий вход программируемого вычислителя является синхронизирующим входом блока коррекции данных модели, а сбросовый вход программируемого вычислителя являются соответственно сбросовым входом блока коррекции данных модели. При этом управляющий выход и N групповых выходов программируемого вычислителя соединены соответственно с управляющим входом первичного и N групповыми входами вторичного запоминающих элементов блока коррекции данных модели. Причем выход первичного и N групповых выходов вторичного запоминающих элементов являются соответственно управляющим и N групповыми выходами блока коррекции данных модели.

Благодаря новой совокупности существенных признаков, за счет введения блоков проверки данных модели и коррекции данных модели, обеспечивающих соответственно проверку данных, обработку и трансформирование неполных (недостаточных, противоречивых) параметров модели процесса функционирования исследуемой системы, т.е. множества числовых значений характеристик свойств конкретного процесса в данный момент времени и, как следствие, неполных (недостаточных, противоречивых) результатов прогнозирования случайных событий, т.е. соотношения времени выполнения сменного задания и количества изделий, изготовленных производственной системой (или количества доведенных до абонента телекоммуникационной системы услуг), к виду, пригодному для достоверной идентификации времени выполнения сменного задания и количества изделий, изготовленных производственной системой (или количества доведенных до абонента телекоммуникационной системы услуг). В заявленном устройстве это достигается путем предварительного анализа и верификации сигналов о наличии изделия, требующего обработки (или заявки на предоставление абоненту телекоммуникационной системы услуги) на модельных участках производственной системы, и изготовлении производственной системой изделия (или доведения до абонента телекоммуникационной системы услуг), что обуславливает повышение достоверности идентификации состояния производственной или телекоммуникационной системы в условиях недостоверности (недостаточности, неполноты, а зачастую и противоречивости) параметров модели процесса функционирования исследуемой системы.

Заявленное устройство поясняется чертежами, на которых представлены:

на фиг.1 - структурная схема устройства для прогнозирования случайных событий;

на фиг.2 - структурная схема блока проверки данных модели;

на фиг.3 - структурная схема блока коррекции данных модели;

на фиг.4 - структурная схема блока управления;

на фиг.5 - пример структуры конкретной системы (из шести участков, N=6);

на фиг.6 - структурная схема блока модели системы;

на фиг.7 - структурная схема n-го () модельного элемента участка системы;

на фиг.8 - структурная схема блока имитаторов состояний участков системы;

на фиг.9 - структурная схема блока формирования сигналов отказов;

на фиг.10 - структурная схема блока регистрации.

Устройство для прогнозирования случайных событий, изображенное на фиг.1, состоит из блока управления 1, блока модели системы 2, блока имитаторов состояний участков системы 3, блока формирования сигналов отказов 4, блока регистрации 5, блока проверки данных модели 6, блока коррекции данных модели 7. При этом выход 51 блока регистрации 5 подключен к входу 11 блока управления 1, сбросовый выход 12 блока управления 1 соединен со сбросовым входом 32 блока имитаторов состояний участков системы 3, сбросовым входом 22 блока модели системы 2, сбросовым входом 42 блока формирования сигналов отказов 4, сбросовым входом 52 блока регистрации 5, сбросовым входом 62 блока проверки данных модели 6, сбросовым входом 72 блока коррекции данных модели 7. Причем М≥2 контрольных выходов 14₁-14_M блока управления 1 подключены к соответствующим М контрольным входам 24₁-24_M блока модели системы 2. Синхронизирующий выход 13 блока управления 1 подключен к синхронизирующему входу 33 блока имитаторов состояний участков системы 3, синхронизирующему входу 23 блока модели системы 2, синхронизирующему входу 43 блока формирования сигналов отказов 4, синхронизирующему входу 53 блока регистрации 5, синхронизирующему входу 63 блока проверки данных модели 6, синхронизирующему входу 73 блока коррекции данных модели 7. Управляющий выход 15 блока управления 1 соединен с управляющим входом 34 блока имитаторов состояний участков системы 3, N≥2 групповых входов 31₁-31_N которого подключены к N групповым выходам 71₁-71_N блока коррекции данных модели 7 и к N групповым выходам 68₁-68_N блока проверки данных модели 6. N-разрядный выход 64 блока проверки данных модели 6 соединен с N-разрядным входом 74 блока коррекции данных модели 7, а сигнальный выход 65 блока проверки данных модели 6 соединен с сигнальным входом 75 блока коррекции данных модели 7. N групповых входов 61₁-61_N блока проверки данных модели 6 соединены с соответствующими N групповыми выходами 21₁-21_N блока модели системы 2, N групповых входов 25₁-25_N которого соединены с соответствующими N групповыми выходами 35₁-35_N блока имитаторов состояний участков системы 3. Информационный 54 и сигнальный 55 входы блока регистрации 5 соединены соответственно с информационным 44 и сигнальным 45 выходами блока формирования сигналов отказов 4, управляющий вход 41 которого подключен к управляющему выходу 66 блока проверки данных модели 6 и управляющему выходу 76 блока коррекции данных модели 7. Управляющий вход 67 блока проверки данных модели 6 подключен к управляющему выходу 26 блока модели системы 2.

Число «N (N≥2)» (элементов, входов, выходов и т.п.) определяется в соответствии с возможным количеством участков исследуемой производственной или телекоммуникационной системы и, как правило, составляет от 2 (двух) до 50 (пятидесяти).

Число «M, (M≥2)» характеризует возможное количество агрегатов участка исследуемой производственной или телекоммуникационной системы и, как правило, составляет от 2 (двух) до 20 (двадцати).

Блок проверки данных модели 6 (фиг.2) предназначен для анализа и регистрации истинных значений параметров моделируемых сигналов, полученных в результате моделирования производственного или телекоммуникационного процесса - время выполнения сменного задания и количество изделий, изготовленных производственной системой (или количества доведенных до абонента телекоммуникационной системы услуг) и характеризующих принадлежность конкретного сигнала состояния к пространству состояния безотказной работы системы (выполнения сменных заданий за оперативное время) либо к пространству отказов, а также для преобразования данных, идентифицируемых неоднозначно (недостоверно, неполно), к виду, пригодному для получения однозначных (достоверных) результатов прогнозирования случайных событий, т.е. преобразование из параллельного кода в последовательный с целью последующего распознавания.

Блок проверки данных модели 6 состоит из селектора исходных данных 6.1 и преобразователя недостоверных данных 6.2. При этом N-разрядный выход 6.2-4 преобразователя недостоверных данных 6.2 является N-разрядным выходом 64 блока проверки данных модели 6. Запрещающий выход DSR преобразователя недостоверных данных 6.2 соединен с инверсным запрещающим входом селектора исходных данных 6.1, N групповых выходов 6.1-7₁ - 6.1-7_N которого являются соответствующими N групповыми выходами 68₁-68_N блока проверки данных модели 6. Разрешающий вход DST преобразователя недостоверных данных 6.2 подключен к разрешающему выходу МТ селектора исходных данных 6.1, N групповых входов 6.1-1₁ - 6.1-1_N, управляющий 6.1-5, сбросовый 6.1-2 и синхронизирующий 6.1-3 входы которого соединены с соответствующими N групповыми входами 6.2-1₁ - 6.2-1_N, управляющим 6.2-5, сбросовым 6.2-2 и синхронизирующим 6.2-3 входами преобразователя недостоверных данных 6.2 и являются соответствующими N групповыми входами 61₁-61_N, управляющим 67, сбросовым 62 и синхронизирующим 63 входами блока проверки данных модели 6. Сигнальный выход 6.2-6 преобразователя недостоверных данных 6.2 является сигнальным выходом 65 блока проверки данных модели 6, а управляющий выход 6.1-6 селектора исходных данных 6.1 является управляющим выходом 66 блока проверки данных модели 6.

Селектор исходных данных 6.1 блока проверки данных модели 6 предназначен для осуществления процедуры селекции истинных значений параметров моделируемых сигналов, полученных в результате моделирования производственного или телекоммуникационного процесса и выбора данных, необходимых для распознавания принадлежности конкретного сигнала состояния к пространству состояния безотказной работы системы (выполнения сменных заданий за оперативное время) либо к пространству отказов.

Селектор исходных данных 6.1 может быть технически реализован в виде серийно выпускаемого селектора на КМДП-структурах с одним инверсным запрещающим, сбросовым, синхронизирующим входами и одним разрешающим выходом, на базе интегральной микросхемы серии 564 (например, SEL К564КП2), как показано в литературе [Мальцев П.П., Долидзе Н.С. и др. Цифровые интегральные микросхемы: справочник. - М.: Радио и связь, 1994. С.28-33].

Преобразователь недостоверных данных 6.2 блока проверки данных 6 предназначен для регистрации данных, необходимых для распознавания принадлежности конкретного сигнала состояния к пространству состояния безотказной работы системы (выполнения сменных заданий за оперативное время) либо к пространству отказов и преобразования этих данных из параллельного кода в последовательный. Преобразователь недостоверных данных 6.2 может быть технически реализован в виде универсального программируемого синхронно-асинхронного приемопередатчика на базе интегральной микросхемы PCI КР580ИК51, описанной в [Гришин Г.Г., Мошков А.А., Ольшанский О.В. и др. Микропроцессоры: Справочное пособие для разработчиков судовой РЭА. 2-е изд. - Л.: Судостроение, 1988. С.66-74, рис.3.14].

Блок коррекции данных модели 7 (фиг.3) предназначен для записи, хранения результатов анализа данных и математически корректного распознавания (определения) параметров, заданных как количественно, так и качественно (недостоверно, неполно, противоречиво) и полученных в результате моделирования производственного или телекоммуникационного процесса, соотношение которых характеризует состояние безотказной работы системы (выполнения сменных заданий за оперативное время) или противоположное состояние - отказ системы, и преобразования этих данных из последовательного кода в параллельный с целью последующего продолжения моделирования производственного или телекоммуникационного процесса.

Блок коррекции данных модели 7 состоит из программируемого вычислителя 7.1, первичного 7.2 и вторичного 7.3 запоминающих элементов, при этом сигнальный 7.1-1 и N-разрядный входы 7.1-2 программируемого вычислителя 7.1 являются соответственно сигнальным 75 и N-разрядным входами 74 блока коррекции данных модели 7, синхронизирующий вход 7.1-4 программируемого вычислителя 7.1 является синхронизирующим входом 73 блока коррекции данных модели 7, сбросовый вход 7.1-3 программируемого вычислителя 7.1 является соответственно сбросовым входом 72 блока коррекции данных модели 7, при этом управляющий выход 7.1-5 и N групповых выходов 7.1-6₁ - 7.1-6_N программируемого вычислителя 7.1 соединены соответственно с управляющим входом 7.2-1 первичного 7.2 и N групповыми входами 7.3-1₁ - 7.3-1_N вторичного 7.3 запоминающих элементов блока коррекции данных модели 7, причем выход 7.2-2 первичного 7.2 и N групповых выходов 7.3-2₁ - 7.3-2_N вторичного 7.3 запоминающих элементов являются соответственно управляющим 76 и N групповыми 71₁-71_N выходами блока коррекции данных модели 7.

Программируемый вычислитель 7.1 блока коррекции данных модели 7 предназначен для осуществления процедуры преобразования определенных (распознанных) неоднозначно (недостоверно, неполно) исходных данных, полученных в результате моделирования производственного или телекоммуникационного процесса, к виду, пригодному для однозначного принятия достоверного решения о принадлежности конкретного сигнала состояния к пространству состояния безотказной работы системы (выполнения сменных заданий за оперативное время) либо к пространству отказов. Программируемый вычислитель 7.1 может быть технически реализован в виде серийно выпускаемой микропроцессорной секции (МПС или MPS - Micro-Processoring Section) типа MPS K1804BC1 с дополнительным сбросовым входом, подробно описанной в [Гришин Г.Г., Мошков А.А., Ольшанский О.В. и др. Микропроцессоры: Справочное пособие для разработчиков судовой РЭА. 2-е изд. - Л.: Судостроение, 1988. С.243-281, рис.7.1 и 7.2]. Программируемый вычислитель 7.1 в виде микропроцессорной секции MPS K1804BC1 используется как программируемое параллельное арифметико-логическое устройство (АЛУ), обладающее возможностью наращивания разрядности и имеющий N-разрядный вход, синхронизирующий и сбросовый входы, а также N групповой выход.

Первичный 7.2 и вторичный 7.3 запоминающие элементы блока коррекции данных модели 7 аналогичны по структуре, функциональному предназначению и служат для записи и хранения кода, содержащего верифицированные результаты полученных данных в результате моделирования производственного или телекоммуникационного процесса - кода, соответствующего принадлежности конкретного сигнала состояния к пространству состояния безотказной работы системы либо к пространству отказов. Первичный 7.2 и вторичный 7.3 запоминающие элементы могут быть технически реализованы на базе серийно выпускаемого программируемого запоминающего устройства с N входами и N выходами, в соответствии с описанием, представленным в работе [Гусев В.В., Лебедев О.Н., Сидоров A.M. Основы импульсной и цифровой техники. - СПб.: СПВВИУС, 1995. С.197-199, рис.6.10].

Блок управления 1, входящий в общую структурную схему, предназначен для генерации сигналов управления - уровня "0" (режим, когда блоки устройства переводятся в исходное состояние) либо уровня "1" (соответствующего режиму "Работа"), генерации тактовых импульсов, обеспечивающих работу всего устройства по определенным циклам, и генерации единичных импульсов, синхронизирующих работу всех блоков устройства. Структура блока управления 1 известна, описана в прототипе (см. авт. св. СССР №1441421, G06F 15/46, 1988, бюл. № 44, фиг.2) и проиллюстрирована на фиг.4 данного описания. Блок управления 1 (см. фиг.4) содержит формирователь импульсов 1.1, генератор тактовых импульсов 1.2, переключатель 1.3, элемент И 1.4, синхронный счетчик 1.5 и дешифратор 1.6.

Блок модели системы 2, входящий в общую структурную схему, предназначен для моделирования процесса функционирования взаимосвязанных участков конкретной производственной или телекоммуникационной системы, пример структуры которой приведен на фиг.6. Структурная схема блока модели системы 2 известна, включает N≥2 модельных элементов участка системы, соединенных между собой в соответствии со структурой производственной или телекоммуникационной системы, детально описана в прототипе (см. авт. св. СССР № 1441421, G06F 15/46, 1988, бюл. № 44, фиг.8) и приведена на фиг.6, где, в качестве примера, количество участков N=6 и участки обозначены латинскими цифрами I, II, III, IV, V и VI.

Каждый из модельных элементов участка системы 2.1-2.N блока модели системы 2 предназначен для моделирования циклического процесса функционирования одного из участков производственной или телекоммуникационной системы с учетом отказов и восстановлений агрегатов участка, происходящих в случайные моменты времени. Структура каждого из модельных элементов участка системы 2.1-2.N известна, идентична для любого n-го () из участков системы, описана в прототипе (см. авт.св. СССР № 1441421, G06F 15/46, 1988, бюл. № 44, фиг.3) и проиллюстрирована в качестве примера для некоторого n-ого модельного элемента участка системы 2.n () на фиг.7 данного описания. При этом n-ый модельный элемент участка системы 2.n (см. фиг.7) содержит с первого по четвертый элементы ИЛИ 2.n.1 - 2.n.4, L (где L≥2) элементов И 2.n.5₁ - 2.n.5_L, первичный элемент И 2.n.6, вторичный элемент И 2.n.7, первичный триггер 2.n.8, вторичный триггер 2.n.9, первичный счетчик 2.n.10, вторичный счетчик 2.n.11, первичный дешифратор 2.n.12 и вторичный дешифратор 2.n.13. Причем число «L, (L≥2)» характеризует возможное количество параллельно работающих участков исследуемой производственной или телекоммуникационной системы и, как правило, составляет от 2 (двух) до 20 (двадцати).

Блок имитаторов состояний участков системы 3, входящий в общую структурную схему, предназначен для имитации циклического процесса функционирования производственной или телекоммуникационной системы с учетом отказов и восстановлений агрегатов участка, происходящих в случайные моменты времени. Структура блока имитаторов состояний участков системы 3 известна, описана в прототипе (см. авт. св. СССР № 1441421, G06F 15/46, 1988, бюл. № 44, фиг.4) и представлена на фиг.8. Блок имитаторов состояний участков системы 3 (см. фиг.8) состоит из N≥2 имитаторов состояний участков системы 3.1-3.N, каждый из которых содержит, например, для имитатора состояний участков системы 3.1: элемент И 3.1.1, одновибратор 3.1.2, счетчик 3.1.3, дешифратор 3.1.4, элемент НЕ 3.1.5, М≥2 генераторов случайных импульсов 3.1.6₁ - 3.1.6_M, элемент И-ИЛИ-НЕ 3.1.7 и элемент ИЛИ 3.1.8.

Блок формирования сигналов отказов 4 (фиг.9) предназначен для регистрации и дешифровки верифицированных результатов моделирования системы, поступающих с управляющего выхода блока проверки данных модели 6 или блока коррекции данных модели 7, а также учета и формирования численных значений количества изделий, изготовленных производственной системой, или количества доведенных до абонента телекоммуникационной системы услуг в текущую смену. Структурная схема блока формирования сигналов отказов 4 известна, подробно описана в прототипе (см. авт. св. СССР № 1441421, G06F 15/46, 1988, бюл. №44, фиг.5), а также приведена на фиг.9 данного описания. Блок формирования сигналов отказов 4 (см. фиг.9) содержит элемент ИЛИ 4.1, основной 4.2 и дополнительный 4.3 счетчики, основной 4.4 и дополнительный 4.5 дешифраторы.

Блок регистрации 5, входящий в общую структурную схему, предназначен для регистрации, учета и накопления статистических данных в интересах получения численных значений показателей надежности и качества функционирования производственной или телекоммуникационной системы. Структура блока регистрации 5 известна, описана в прототипе (см. авт. св. СССР № 1441421, G06F 15/46, 1988, бюл. № 44, фиг.6) и представлена на фиг.10 данного описания. Блок регистрации 5 (см. фиг.10) состоит из основного элемента И 5.1, К (где К≥2) элементов И 5.2₁ - 5.2_K, делителя частоты 5.3, элемента ИЛИ 5.4, первичного 5.5, вторичного 5.6 и третичного 5.7 счетчиков, К≥2 счетчиков 5.8₁ - 5.8_K, четверичного счетчика 5.9, первичного 5.10, вторичного 5.11, третичного 5.12 и четверичного 5.13 дешифраторов, одновибратора 5.14, переключателя 5.15 и элемента НЕ 5.16. Причем число “K, (К≥2)” характеризует возможное количество отказов системы за цикл работы, как правило, составляет от 2 (двух) до 50 (пятидесяти) и используется в интересах получения параметров эмпирического распределения наработки производственной или телекоммуникационной системы на отказ.

Устройство для прогнозирования случайных событий работает следующим образом.

Известно [1-7], что с точки зрения моделирования параметров, соотношение которых характеризует состояние безотказной работы системы (выполнения сменных заданий за оперативное время) и противоположное состояние - отказ системы, существует возможность распознавания (определения) этих параметров, заданных как количественно, так и качественно (недостоверно, неполно, противоречиво). Эта возможность реализуется с использованием нейросетевых вычислительных методов и алгоритмов, позволяющих путем последовательных нейросетевых преобразований данных, характеризующих состояние системы, осуществить переход от недостоверно (недостаточно, неполно) распознанных (определенных) данных, к виду данных, пригодному для однозначного принятия достоверного решения о принадлежности конкретного сигнала к пространству состояния безотказной работы системы (выполнения сменных заданий за оперативное время) либо к пространству отказов.

Рассмотренный в [1, 2, 5, 6] и детально описанный в [3] нейросетевой экстраполирующий вычислительный алгоритм, или так называемая экстраполирующая нейронная сеть (ЭНС), является разновидностью известных вычислительных моделей ассоциативной памяти и позволяет математически корректно, в рамках моделирования реального процесса функционирования сложных автоматизированных и гибких производственных и телекоммуникационных систем произвольной структуры, устранить неопределенность (недостоверность, неполноту) параметров при идентификации численных значений и соотношения ключевых параметров моделируемого процесса (времени выполнения сменного задания и количества изделий, изготовленных производственной системой (или количества доведенных до абонента телекоммуникационной системы услуг)), тем самым повысить достоверность идентификации состояния производственной или телекоммуникационной системы, а в конечном итоге повысить достоверность оценивания численных значений показателей надежности и качества функционирования таких систем в условиях, присущих реальной динамике процесса функционирования систем - в условиях неопределенности (недостоверности, недостаточности, неполноты и противоречивости) параметров моделируемых сигналов.

С учетом этого осуществляется прогнозирование случайных событий в заявленном устройстве. Перед началом работы устройства с помощью переключателя 1.3 блока управления 1 на второй вход 1.4-2 элемента И 1.4 блока управления 1 и на стробирующий вход 3.1.4-2 дешифратора 3.1.4 блока имитаторов состояний участков системы 3 подается "0". Затем, с выхода 1.1-1 формирователя импульсов 1.1 через сбросовый выход 12 блока управления 1 подается короткий импульс для установки блоков устройства в исходное состояние. По этому импульсу сбрасываются в ноль синхронный счетчик 1.5 блока управления 1, первичный 2.n.10 и вторичный 2.n.11 счетчики каждого из модельных элементов участка системы (в нашем примере - элемента 2.n, где ) блока модели системы 2, счетчик 3.1.3 блока имитаторов состояний участков системы 3, основной 4.2 и дополнительный 4.3 счетчики блока формирования сигналов отказов 4, первичный 5.5, вторичный 5.6, третичный 5.7, четверичный 5.9 счетчики, К счетчиков 5.8₁ - 5.8_K блока регистрации 5, 6.1 селектор исходных данных и 6.2 преобразователь недостоверных данных блока проверки данных модели 6, программируемый вычислитель 7.1 блока коррекции данных модели 7.

Кроме того, при получении данного импульса первичный 2.n.8 и вторичный 2.n.9 триггеры каждого из модельных элементов участка системы (в нашем случае на примере некоторого элемента 2.n - фиг.7) блока модели системы 2 и делитель частоты 5.3 блока регистрации 5 устанавливаются в единичное состояние, М генераторов случайных импульсов 3.1.6₁ - 3.1.6_M каждого из имитаторов 3.1-3.N блока имитаторов состояний участков системы 3 приводятся в исходное состояние, соответствующее работоспособному состоянию всех агрегатов производственной или телекоммуникационной системы. После этого устройство готово к работе.

С помощью переключателя 1.3 блока управления 1 подается уровень "1", соответствующий режиму "Работа", на второй вход 1.4-2 элемента И 1.4 блока управления 1 (на первом входе 1.4-1 которого в этот момент присутствует "1") и на стробирующий вход 3.1.4-2 дешифратора 3.1.4 блока имитаторов состояний участков системы 3, тем самым разрешая его работу. На выходе 1.4-4 элемента И 1.4 блока управления 1 появляются импульсы генератора тактовых импульсов 1.2, распределитель импульсов на синхронном счетчике 1.5 и дешифраторе 1.6 начинает работать. На М контрольных выходах 14₁-14_M блока управления 1 поочередно появляются единичные импульсы, синхронизирующие работу всего устройства. Контрольные выходы 14₁-14_M блока управления 1 подключены к контрольным входам 24₁-24_M блока модели системы 2, соединенным с контрольными входами 2.n-2₁ - 2.n-2_M каждого из модельных элементов участка системы (в нашем случае - на примере элемента 2.n, см. фиг.7) блока модели системы 2.

Каждый из N модельных элементов участка системы (например, элемент 2.n () блока модели системы 2, совместно с соответствующим имитатором 3.n () состояния участков системы блока имитаторов состояний участков системы 3) предназначен для моделирования циклического процесса функционирования одного из участков производственной или телекоммуникационной системы с учетом отказов и восстановлений агрегатов участка, происходящих в случайные моменты времени.

Работу каждого из N имитаторов состояний участков системы блока имитаторов состояний участков системы 3 поясним на примере имитатора состояний участков системы 3.1 (т.е. n=1). Имитатор состояний участков системы 3.1. работает следующим образом (фиг.8).

На второй вход 3.1-3 имитатора 3.1 через синхронизирующий вход 33 блока имитаторов состояний участков системы 3 при работе устройства поступает тактовая последовательность импульсов с синхронизирующего выхода 13 (с выхода 1.6-3 дешифратора 1.6) блока управления 1. Помимо этого тактовая последовательность импульсов с синхронизирующего выхода 13 блока управления 1 поступает на синхронизирующий вход 23 блока модели системы 2, синхронизирующий вход 43 блока формирования сигналов отказов 4, синхронизирующий вход 53 блока регистрации 5, синхронизирующий вход 63 блока проверки данных модели 6, синхронизирующий вход 73 блока коррекции данных модели 7. Частота импульсов последовательности задает масштаб моделирования процесса функционирования производственной или телекоммуникационной системы, т.е. интервалу времени между двумя соседними импульсами последовательности соответствует определенный интервал реального времени функционирования производственной или телекоммуникационной системы.

На третьем входе 3.1-4 имитатора 3.1 во время работы устройства присутствует единичный сигнал, поступающий через управляющий вход 34 блока имитаторов состояний участков системы 3 с управляющего выхода 15 блока управления 1. На четвертом входе 3.1-1 имитатора 3.1, соединенном с одним из N возможных групповых выходов 71₁-71_N блока коррекции данных модели 7 и с одним из N возможных групповых выходов 68₁-68_N блока проверки данных модели, единичный сигнал появляется в момент поступления требующего обработки изделия на участок системы. По переднему фронту этого сигнала одновибратор 3.1.2 формирует короткий импульс, сбрасывающий в ноль счетчик 3.1.3 имитатора состояний участков системы 3.1 блока имитаторов состояний участков системы 3.

Счетчик 3.1.3 и дешифратор 3.1.4 (фиг.8) используются для распределения импульсов - задания циклограммы работы агрегатов участка производственной или телекоммуникационной системы. После сброса счетчика 3.1.3 в ноль на его счетный вход 3.1.3-1 начинают поступать тактовые импульсы. Моменты включения и выключения отдельных агрегатов участка моделируются появлением и исчезновением единичных импульсов на соответствующих агрегатам выходах 3.1.4-3₁ - 3.1.4-3_M дешифратора 3.1.4. Единичный сигнал с m-го (m=1, …, М) выхода 3.1.4-3_m дешифратора 3.1.4 поступает на управляющий вход 3.1.6-2_m m-го генератора случайных импульсов 3.1.6_M, и обеспечивает в нем процессы, имитирующие возможный отказ m-го агрегата во включенном состоянии (принимается допущение, что в выключенном состоянии износа агрегата не происходит и он отказать не может).

В случае, если m-й агрегат находится в работоспособном состоянии, чему соответствует нулевой сигнал на выходе 3.1.6-3_m m-го генератора случайных импульсов 3.1.6_m, на выходе 3.1.7-3 элемента И-ИЛИ-НЕ 3.1.7 присутствует единичный сигнал, поступающий через соответствующий (в нашем случае, первый) групповой выход 35₁ блока имитаторов состояний участков системы 3 на соответствующий (в нашем случае, первый) групповой вход 25₁ блока модели системы 2. Это свидетельствует о нормальном ходе технологического или телекоммуникационного процесса на n-ом (в нашем случае, первом, n=1, где n может принимать значения ) участке производственной или телекоммуникационной системы.

Если m-й агрегат отказывает в момент времени, когда он должен согласно циклограмме участвовать в обработке изделия (в передаче информации), то на выходе 3.1.6-3_m m-го генератора случайных импульсов 3.1.6_m появляется единичный сигнал, на выходе 3.1.7-3 элемента И-ИЛИ-НЕ 3.1.7 - нулевой сигнал, который воспринимается блоком модели системы 2 как сигнал о нарушении хода технологического или телекоммуникационного процесса на n-ом (в нашем случае - первом, где n=1, …, N) участке производственной или телекоммуникационной системы. В этом случае счетчик 3.1.3 и дешифратор 3.1.4 (фиг.8) останавливаются до момента восстановления отказавшего агрегата производственной или телекоммуникационной системы (принимается допущение, что отказы агрегатов носят необесценивающий характер).

Таким образом, время, затрачиваемое участком производственной или телекоммуникационной системы на обработку одного изделия (или предоставление одной телекоммуникационной услуги), при имитации отказов агрегатов увеличивается на время восстановления их работоспособного состояния.

Законы распределения (и их параметры) длительности импульсов на выходе генератора случайных импульсов 3.1.6_m (время восстановления m-го агрегата) и длительности пауз между ними (работоспособное состояние агрегата) выбираются на основании статистических данных о наработке на отказ и времени восстановления агрегатов, работающих в аналогичных производственных или телекоммуникационных системах.

После того как на n-ом (в нашем случае - первом, где n=1,…, N) участке закончена обработка изделия, единичный сигнал появляется на (М+1)-ом выходе 3.1.4-3_M+1 дешифратора 3.1.4 и через инвертор - элемент НЕ 3.1.5 запрещает прохождение тактовых импульсов на вход 3.1.3-1 счетчика 3.1.3. Счетчик 3.1.3 и дешифратор 3.1.4 останавливаются вплоть до момента поступления на четвертый вход 3.1.1 имитатора состояний участков системы 3.n (в нашем примере - 3.1) переднего фронта очередного импульса, соответствующего поступлению на участок очередного изделия.

Информация о ходе технологического или телекоммуникационного процесса на участках поступает с N групповых выходов 35₁-35_N блока имитаторов состояний участков системы 3 через N групповых входов 25₁-25_N блока модели системы 2 (фиг.6) на третьи входы 2.n-3 каждого n-ого из N модельных элементов участка системы (в нашем примере - на входы элемента 2.n, см. фиг.7).

Работу каждого из N модельных элементов участка системы (фиг.6) рассмотрим на примере функционирования некоторого абстрактного n-ого (где n=1, …, L, …, N) модельного элемента участка системы 2.n. Модельный элемент участка системы 2.n работает следующим образом (фиг.7). После подачи на первый вход 2.n-1 модельного элемента участка системы 2.n импульса установки исходного состояния устройства первичный триггер 2.n.8 находится в единичном состоянии, вторичный триггер 2.n.9, первичный 2.n.10 и вторичный 2.n.11 счетчики - в нулевом. Первичный триггер 2.n.8 предназначен для фиксации наличия на участке изделия, вторичный триггер 2.n.9 - для фиксации факта окончания обработки изделия агрегатами участка (завершение очередной фазы технологического или телекоммуникационного процесса).

Моделирование процесса функционирования участков производственной или телекоммуникационной системы осуществляется непосредственно после установки режима "Работа" с помощью переключателя 1.3 блока управления 1. Единичный сигнал, обуславливающий наличие на n-ом (где n=1, …, L, …, N) из N возможных участков требующего обработки изделия, с прямого выхода 2.n.8-3 первичного триггера 2.n.8 поступает на один из N групповых входов 61₁-61_N блока проверки данных модели для процедуры селекции сигналов состояния, характеризуемых однозначными (достоверными, полными) и неоднозначными (недостоверными, неполными) параметрами (также могут присутствовать единичные сигналы на других из N групповых входах 61₁-61_n блока проверки данных модели, обуславливающие наличие на L параллельно работающих участках требующих обработки изделий) и в соответствии от принятого решения о логико-математической природе этих параметров этот единичный сигнал поступает сразу на вход соответствующего n-го имитатора состояния участка системы 3.n, либо поступает сначала на вход 74 блока коррекции данных в составе N-разрядного кода для контрольного распознавания, а уже затем единичный сигнал состояния, характеризуемый однозначными (достоверными, полными) параметрами, поступает на вход соответствующего n-го имитатора состояния участка системы 3.n и запускает счетчик 3.n.3 и дешифратор 3.n.4, работающие в соответствии с циклограммой функционирования агрегатов участка производственной или телекоммуникационной системы. Сигнал с выхода 3.n-5 соответствующего n-го имитатора состояния участка системы 3.n поступает на третий вход 2.n-3 n-ого модельного элемента участка системы 2.n. Если агрегат участка, производящий в данный момент времени обработку изделия, находится в работоспособном состоянии (единичный сигнал на третьем входе 2.n-3 n-ого модельного элемента участка системы 2.n), то тактовые импульсы с первого 2.n-1 и с вторых 2.n-2₁ - 2.n-2_М входов n-ого модельного элемента участка системы 2.n поступают через первичный 2.n.6 и вторичный 2.n.7 элементы И на счетные входы 2.n.10-1 и 2.n.11-2 первичного 2.n.10 и вторичного 2.n.11 счетчиков соответственно (см. фиг.7). Если же агрегат участка, производящий в данный момент времени обработку изделия, отказывает, то на третьем входе 2.n-3 модельного элемента участка системы 2.n появляется сигнал нулевого уровня и содержимое вторичного счетчика 2.n.11 перестает увеличиваться.

Вторичный счетчик 2.n.11 (см. фиг.7) фиксирует чистое (без учета остановок технологического или телекоммуникационного процесса за счет отказов агрегатов) время обработки изделия (оказания телекоммуникационной услуги) на участке, первичный счетчик 2.n.10 - время его нахождения там до момента завершения обработки (момента окончания предоставления телекоммуникационной услуги).

Первичный дешифратор 2.n.12 (см. фиг.7) настроен на двоичный код оперативного времени, т.е. времени, выделяемого для реализации определенной фазы технологического или телекоммуникационного процесса, вторичный дешифратор 2.n.13 - на код времени, необходимого для обработки изделия (оказания телекоммуникационной услуги) безотказно работающими агрегатами участка. Момент окончания обработки изделия (момент окончания предоставления телекоммуникационной услуги) моделируется появлением единичного сигнала на выходе 2.n.13-2 вторичного дешифратора 2.n.13 и установкой вторичного триггера 2.n.9 в единичное состояние. Вторичный счетчик 2.n.11 при этом обнуляется. На втором выходе 2.n-8 n-ого модельного элемента участка системы 2.n (см. фиг.7) появляется единичный сигнал, означающий завершение участком соответствующей фазы технологического или телекоммуникационного процесса и готовность изделия для передачи следующему (n+1)-ому участку. На инверсном выходе 2.n.9-4 вторичного триггера 2.n.9 появляется нулевой сигнал, который запрещает дальнейшее увеличение содержимого первичного счетчика 2.n.10.

Единичный сигнал со второго выхода 2.n-8 n-ого модельного элемента участка системы 2.n (см. фиг.7), свидетельствующий о завершении обработки изделия участком производственной или телекоммуникационной системы, поступает на пятый вход 2.(n+1)-5 следующего (n+1)-ого модельного элемента участка системы 2.(n+1), выполняющего следующую фазу технологического или телекоммуникационного процесса. Если этот участок готов к приему изделия (единичный сигнал на инверсном выходе первичного триггера 2.(n+1).8), то срабатывает соответствующий элемент И 2.(n+1).5_l (где l=1, …, L) и первичный триггер 2.(n+1).8 переходит в единичное состояние. Этим имитируется принятие изделия последующим участком.

Одновременно единичный сигнал с прямого выхода 2.n.9-3 вторичного триггера 2.n.9 (см. фиг.7) поступает на третий выход 2.n-9 принимающего изделие модельного элемента участка системы 2.n. Этот выход соединен с четвертым входом 2.(n-1)-4 предыдущего (n-1)-ого передающего модельного элемента участка системы 2.(n-1), и единичный сигнал устанавливает первичный 2.(n-1).8, вторичный 2.(n-1).9 триггеры и первичный счетчик 2.(n-1).10 (n-1)-ого передающего модельного элемента участка системы 2.(n-1) в нулевое состояние. Таким образом, моделируется освобождение участка производственной или телекоммуникационной системы и его готовность к приему на обработку очередного изделия.

Если последующий, в нашем примере - некоторый (n+1)-й участок из N, не готов к приему изделия (т.е. в этот момент на нем уже обрабатывается изделие), то изделие остается на предыдущем n-ом участке до момента освобождения последующего.

Наличие L элементов И (2.n.5₁ - 2.n.5_L) в модельных элементах участка системы необходимо для синхронизации приема на участок изделий от нескольких параллельно работающих участков, выполняющих предшествующую фазу технологического или телекоммуникационного процесса. С помощью синхронизации исключается возможность моделирования одновременного приема на участок нескольких изделий, что в реальных производственных или телекоммуникационных системах рассматриваемого класса невозможно.

Если обработка изделия n-ым участком завершена по истечении оперативного времени, то в момент его окончания, на выходе 2.n.12-2 первичного дешифратора 2.n.12 появляется единичный сигнал, который поступает на второй выход 2.n-8 n-ого модельного элемента участка системы 2.n. Этот сигнал свидетельствует об отказе участка производственной системы. За отказ участка системы, обладающего непополняемым временным резервом, принимается несвоевременное выполнение им соответствующей фазы технологического или телекоммуникационного процесса обработки изделия (предоставления телекоммуникационной услуги), т.е. отказ возникает тогда, когда фаза технологического или телекоммуникационного процесса еще не завершена, а оперативное время уже истекло (время восстановления агрегатов участка превышает непополняемый временной резерв).

Для фиксации количества отказов участков производственной или телекоммуникационного системы, что иногда бывает необходимо для выявления наиболее узких мест системы, может быть использована любая типовая регистрирующая аппаратура (не показана), позволяющая производить подсчет единичных импульсов. Для этого ее входы должны быть подключены ко вторым выходам (входам 2.n-8 для элемента 2.n) каждого из N модельных элементов участка системы.

Рассмотрим работу блока модели системы 2 (фиг.6), используя выбранную в качестве примера структуру производственной (телекоммуникационной) системы, схема которой представлена на фиг.5.

Производственная (телекоммуникационная) система состоит из N=6 участков, часть из которых (III, IV, V) имеют невысокую производительность и поэтому работают параллельно, реализуя одну из фаз технологического или телекоммуникационного процесса. При построении блока модели производственной (телекоммуникационной) системы (фиг.6) принимается допущение, что на входе производственной или телекоммуникационной системы имеется неограниченный запас сырья (ресурса) для производства изделий или предоставления телекоммуникационных услуг. Это имитируется подачей с синхронизирующего входа 23 на пятый вход 2.1-5 первого модельного элемента участка системы 2.1 уровня "1". Принимается также допущение, что прием готовых изделий на склад или доведение телекоммуникационных услуг до абонентов телекоммуникационной системы с участка VI производится без задержки. Поэтому четвертый вход 2.6-4 VI-го модельного элемента участка системы 2.6 подключен к его второму выходу 2.6-8.

При моделировании процесса изготовления изделия (предоставления телекоммуникационных услуг) имитируется его передача от участка, завершившего очередную фазу технологического или телекоммуникационного процесса, к участку, реализующему следующую фазу. При параллельной работе нескольких участков (III, IV, V) изделие передается тому из них, который в момент передачи свободен. Если же свободно несколько участков, то передача изделия может осуществляться одному из них произвольным образом. Количество параллельно работающих участков при составлении модели системы и построении блока модели системы 2 ограничено количеством L элементов И (2.n.5₁ - 2.n.5_L) в модельных элементах участка системы. Количество последовательно работающих участков при построении блока модели системы 2 ограничивается лишь количеством участков, имеющихся в реальной производственной или телекоммуникационной системе.

При работе устройства каждый импульс на управляющем выходе 26 блока модели системы 2 соответствует изготовленному производственной системой изделию или доведенной до абонента телекоммуникационной системы услуге. Эти импульсы поступают на управляющий вход 67 блока проверки данных модели 6 (фиг.2), а также на N групповой вход 61₁-61_N блока проверки данных модели 6 поступают данные о наличие изделия, требующего обработки (или заявки на предоставление абоненту телекоммуникационной системы услуги) на n (где n=1, …, L, …, N) модельных участках производственной системы. Процедура селекции однозначных (достоверных, полных) и неоднозначных (недостоверных, неполных) сигналов о выполнении сменных заданий и принятие решения о математической природе этих данных осуществляется в селекторе исходных данных 6.1 следующим образом. Данные на N групповых входах блока проверки данных модели, которые априори (изначально, до верификации) аутентифицированы как сигналы о наличие изделия, требующего обработки (или заявки на предоставление абоненту телекоммуникационной системы услуги) на n (где n=1, …, L, …, N) модельных участках производственной системы, поступают на N групповых входов селектора исходных данных 6.1, который рассчитан на хранение в каждой ячейке определенное количество разрядов поступающей информации. Импульсы, поступающие на управляющий вход R×D селектора исходных данных 6.1, априори (изначально, до верификации) аутентифицированы как сигналы об изготовленном производственной системой изделии или доведенной до абонента телекоммуникационной системы услуги.

Если единичный сигнал, обуславливающий наличие на n-ом (где n=1, …, L, …, N) из N возможных модельных участков требующего обработки изделия (или заявки на предоставление абоненту телекоммуникационной системы услуги) присутствует больше чем на L из N возможных групповых входах селектора исходных данных, где L - количество параллельно работающих модельных участков, значит, с точки зрения математики - эта кодовая последовательность содержит избыточность, обусловливающую недостоверность (неполноту) данных, характеризующих об изготовленном производственной системой изделии или доведенной до абонента телекоммуникационной системы услуге. В этом случае с разрешающего выхода МТ селектора исходных данных 6.1 на разрешающий вход DST преобразователя 6.2 поступает в двоичном коде команда, инициирующая начало регистрации данных, характеризующих неоднозначные (недостоверные, неполные) сигналы о наличии на n>L из N возможных модельных участках требующего обработки изделия (или заявки на предоставление абоненту телекоммуникационной системы услуги) и начало преобразования этих данных из параллельного кода в последовательный. Преобразователь недостоверных данных 6.2 регистрирует полученные через свои N групповые входы данные, признанные селектором исходных данных 6.1 недостоверными (неполными, неоднозначными), и преобразовывает их из параллельного кода в последовательный. При этом с запрещающего выхода DSR преобразователя 6.2 на инверсный запрещающий вход селектора исходных данных 6.1 поступает в двоичном коде команда, инициирующая запрет трансляции информации с N групповых выходов селектора исходных данных 6.1 на соответствующие N групповые выходы 68₁-68_N блока проверки данных модели 6. Последовательный код недостоверных (неполных, неоднозначных) данных с N-разрядного выхода преобразователя 6.2 через N-разрядный выход 64 блока проверки данных модели 6 поступает на 74 N-разрядный вход блока коррекции данных 7. С выхода T×D преобразователя 6.2 через сигнальный выход 65 блока проверки данных модели 6 на сигнальный вход 75 блока коррекции данных 7 поступает сигнал об изготовленном производственной системой изделии (или доведенной до абонента телекоммуникационной системы услуги), необходимый для процедуры верификации.

Если с N групповых входов 61₁-61_N блока проверки данных модели 6 (фиг.2) на N групповых входов селектора исходных данных 6.1 и на N групповых входов преобразователя 6.2 поступают достоверные (полные, однозначные) данные о наличии на n≤L из N возможных модельных участках производственной системы изделия, требующего обработки (или заявки на предоставление абоненту телекоммуникационной системы услуги), то в этом случае, не получая на свой разрешающий вход DST соответствующую команду, преобразователь недостоверных данных 6.2 запирает свой N-разрядный выход и выход T×D, а селектор исходных данных 6.1 транслирует параллельный код, характеризующий однозначные (достоверные, полные) данные о наличии на n≤L из N возможных модельных участках производственной системы изделия, требующего обработки (или заявки на предоставление абоненту телекоммуникационной системы услуги), со своих N групповых выходов 6.1-7₁ - 6.1-7_N через соответствующие N групповые выходы 68₁-68_N блока проверки данных модели 6 на соответствующие N групповые входы 31₁-31_N блока имитаторов состояний участков системы 3 (фиг.8), а с выхода T×D селектора исходных данных 6.1 через управляющий выход 66 блока проверки данных модели 6 на управляющий вход 41 блока формирования сигналов отказов 4 (фиг.9) поступают однозначные (достоверные, полные) сигналы - импульсы об изготовленном производственной системой изделии (или доведенной до абонента телекоммуникационной системы услуги).

Данные, характеризующие неоднозначные (недостоверные, неполные) сигналы о наличии на n>L из N возможных модельных участках требующего обработки изделия (или заявки на предоставление абоненту телекоммуникационной системы услуги), идентифицированные в блоке проверки данных модели 6 (фиг.2) как неоднозначные (недостоверные, неполные) и нуждающиеся в верификации, поступают с N-разрядного выхода 64 блока проверки данных 6 на N-разрядный вход 74, а сигнал об изготовленном производственной системой изделии (или доведенной до абонента телекоммуникационной системы услуге) с сигнального выхода 65 блока проверки данных модели 6 поступает на сигнальный вход 75 блока коррекции данных модели 7, который осуществляет запись, хранение и регистрацию результатов анализа распознавания и математически корректную верификацию n (n≤L) модельных участков, на которых изготовлено изделие. Преобразование определенных (распознанных) неоднозначно (недостоверно, неполно) исходных данных, характеризующих сигналы о наличии на n>L из N возможных модельных участках требующего обработки изделия (или заявки на предоставление абоненту телекоммуникационной системы услуги), к виду, пригодному для однозначного принятия достоверного решения о том, на каких именно n≤L из N возможных модельных участках присутствует требующего обработки изделие (или заявка на предоставление абоненту телекоммуникационной системы услуги), осуществляется в программируемом вычислителе 7.1 блока коррекции данных модели 7 следующим образом.

Программируемый вычислитель 7.1 блока коррекции данных модели 7 (см. фиг.3) технически реализуется на базе программируемой (с точки зрения матрицы весов (связей) - причинно-следственных когнитивных мнений о текущих параметрах состояния системы, формулируемых экспертами) микропроцессорной секции, выполняющей роль программируемого параллельного АЛУ, реализующего вычислительный нейросетевой алгоритм (ЭНС), описанный в работе [3]. Неоднозначно (недостоверно, неполно) определенные исходные данные, характеризующие сигналы о наличии изделия требующего обработки (или заявки на предоставление абоненту телекоммуникационной системы услуги) на n>L из N возможных модельных участках производственной системы, и изготовлении производственной системой изделия (или доведения до абонента телекоммуникационной системы услуги), поступают на вход 7.1-1 и N-разрядный вход 7.1-2 программируемого вычислителя 7.1, реализующего функции программируемого параллельного АЛУ.

Программируемый вычислитель 7.1, реализующий функции программируемого параллельного АЛУ, опираясь на запрограммированные значения элементов матрицы весов - аналитически описанные причинно-следственные когнитивные мнения о данных, формулируемые экспертами, осуществляет процедуру вычисления (экстраполяции) в соответствии с вычислительным нейросетевым алгоритмом, подробно описанным в работе [3]. При этом входные ячейки E₁-E_N соответствуют разряду (1, …, N) последовательного кода, поступающего на N-разрядный вход 7.1-2 программируемого вычислителя 7.1, и вместе с синхронизирующим входом 7.1-4 являются равноправными (N+1) входами ((N+1)_вх) вычислителей (нейронов) входного слоя S_a ЭНС, на N входов которой подаются значения N разрядов кода, имеющего физический смысл неоднозначно (недостоверно, неполно) определенных данных о наличии изделия, требующего обработки (или заявки на предоставление абоненту телекоммуникационной системы услуги), на n>L из N возможных модельных участках производственной системы и на (N+1)-ый вход - сигнал, имеющий физический смысл неоднозначно (недостоверно, неполно) определенных данных об изготовленном производственной системой изделие. Набор прямых и обратных связей (N+1)_вх с (N+1)_вых ЭНС, программно реализованный в рамках программируемого вычислителя 7.1, позволяет учитывать весовые коэффициенты, сформулированные экспертами в виде когнитивных карт и получать на N выходах 7.1-6₁ - 7.1-6_N программируемого вычислителя 7.1 экстраполированные значения N разрядов параллельного кода, имеющего физический смысл верифицированных (математически корректно проверенных) данных о наличии изделия, требующего обработки (или заявки на предоставление абоненту телекоммуникационной системы услуги), на n≤L из N возможных модельных участках производственной системы, определенных на основе верифицированных (достоверных, полных) исходных данных и на (N+1)-ом выходе 7.1-5 верифицированные (математически корректно проверенные) данные об изготовленном производственной системой изделии или доведенной до абонента услуге. При этом подача на n-ый, где n=1, 2, …, N, вход 7.1-2 программируемого вычислителя 7.1 значения разряда кода, характеризующего неоднозначно (недостоверно, неполно) на каких n>L модельных участках производственной системы присутствует изделие, инициирует выдачу с соответствующего n-то выхода 7.1-6₁ - 7.1-6_N программируемого вычислителя 7.1 (выхода n-го нейрона выходного слоя S_b), запрограммированного согласно вычислительного нейросетевого алгоритма, описанного в [3], значения математически корректно преобразованного, относительно достоверного разряда кода, характеризующего на каких именно n≤L модельных участках производственной системы присутствует изделие (или заявка на предоставление абоненту телекоммуникационной системы услуги).

В результате, на N групповых выходах 7.1-6₁ - 7.1-6_N программируемого вычислителя 7.1 и на соответствующих N групповых входах 7.3-1₁ - 7.3-1_N запоминающего элемента 7.3 получаем информацию, характеризующую (на основе анализа полученного в рамках ЭНС интегрированного мнения экспертов) на каких именно n≤L из N возможных модельных участках производственной системы присутствует изделие (или заявка на предоставление абоненту телекоммуникационной системы услуги), преобразованное (верифицированный) в интересах повышения достоверности идентификации состояния производственной или телекоммуникационной системы.

Первичный запоминающий элемент 7.2 записывает, хранит и выдает со своего выхода 7.2-2 - через соответствующий управляющий выход 76 блока коррекции данных модели 7 на соответствующий управляющий вход 41 блока формирования сигналов отказов 4 единичный сигнал-импульс, содержащий верифицированные результаты, соответствующие изготовленному производственной системой изделию или доведенной до абонента телекоммуникационной системы услуге.

Вторичный запоминающий элемент 7.2 записывает, хранит и выдает со своих N выходов 7.3-2₁ - 7.3-2_N через соответствующую группу N выходов 71₁-71_N, блока коррекции данных модели 7 на соответствующие N входы 31₁-31_N блока имитаторов состояний участков системы 3 код, содержащий верифицированные данные на каких именно n≤L модельных участках производственной системы присутствует изделие (или заявка на предоставление абоненту телекоммуникационной системы услуги).

При поступлении на соответствующий вход 41 блока формирования сигналов отказов 4 (см фиг.9) единичного сигнала - импульса, содержащего верифицированные результаты, соответствующие изготовленному производственной системой изделию или доведенной до абонента телекоммуникационной системы услуге, дополнительный счетчик 4.3 блока формирования сигналов отказов 4 фиксирует значения количества изделий, изготовленных производственной системой или количество доведенных до абонента телекоммуникационной системы услуг в текущую смену и передает эту информацию в двоичном коде на вход 4.5-1 дополнительного дешифратора 4.5. Когда это количество (χ _и(у)) достигает запланированного на смену (сменное задание выполнено), то на выходе дополнительного дешифратора 4.5 блока формирования сигналов отказов 4 появляется кратковременный единичный сигнал, который через элемент ИЛИ 4.1 осуществляет сброс основного 4.2 и дополнительного 4.3 счетчиков.

Основной счетчик 4.2 фиксирует поступающие из блока 6 или из блока 7 однозначные (четкие) значения времени выполнения сменного задания и передает эту информацию в двоичном коде на вход 4.4-1 основного дешифратора 4.4.

Если время выполнения сменного задания (t_всз) выполняется с опозданием, то на выходе 4.4-2 основного дешифратора 4.4 блока формирования сигналов отказов 4 появляется единичный сигнал, свидетельствующий об отказе производственной или телекоммуникационной системы (невыполнение в срок сменного задания).

Таким образом, сформированные однозначные (достоверные, полные) сигналы о выполнении сменных заданий с выхода 4.5-2 дополнительного дешифратора 4.5 через сигнальный выход 45 блока формирования сигналов отказов 4 поступают на сигнальный вход 55 блока регистрации (фиг.10) и фиксируются вторичным счетчиком 5.6, ведущим учет объема (в сменных заданиях) выпущенной продукции или оказанных телекоммуникационных услуг. Достоверные сигналы отказов поступают с выхода 4.5-2 дополнительного дешифратора 4.5 через информационный выход 44 блока формирования сигналов отказов 4 на информационный вход 54 блока регистрации 5. По переднему фронту каждого такого сигнала одновибратор 5.14 формирует короткий импульс, который фиксируется четверичным счетчиком 5.9, ведущим учет количества отказов. Кроме того, этот импульс фиксируется одним из счетчиков 5.8₁-5.8_K, предназначенных для получения гистограммы наработки на отказ системы. Сигнал отказа с информационного входа 54 блока регистрации 5 поступает через элемент ИЛИ 5.4 на сбросовый вход 5.5-2 первичного счетчика 5.5, вход 5.3-2 делителя частоты 5.3 и сбрасывает их в ноль. После окончания сигнала отказа первичный счетчик 5.5 начинает считать импульсы, поступающие с выхода 5.3-3 делителя частоты 5.3. Коэффициент деления делителя 38 частоты 5.3 задает величину интервалов гистограммы. Третичный счетчик 5.7, на вход 5.7-2 которого поступают тактовые импульсы, фиксирует время функционирования производственной или телекоммуникационной системы.

Статистические данные для получения достоверных численных значений показателей надежности и качества функционирования производственной или телекоммуникационной системы накапливаются в счетчиках блока регистрации 5 после проведения одной реализации процесса функционирования системы. Проведение такой реализации может быть закончено автоматически либо по достижении заданного объема выпущенной продукции (заданного объема предоставленных абонентам телекоммуникационных услуг) - 10²÷10³ сменных заданий (выход 51 блока регистрации 5 при этом подключен с помощью переключателя 5.15 к выходу 5.11-2 вторичного дешифратора 5,11), либо по истечении заданного времени моделирования (выход 51 блока регистрации 5 при этом подключен с помощью переключателя 5.15 к выходу 5.12-2 третичного дешифратора 5.12), либо при достижении заданного количества отказов производственной или телекоммуникационной системы (выход 51 блока регистрации 5 подключен с помощью переключателя 5.15 к выходу 5.13-2 четверичного дешифратора 5.13). Проведение реализации может быть закончено и с помощью снятия сигнала "Работа" переключателем 1.3 блока управления 1. Автоматическое прекращение моделирования происходит при появлении нулевого сигнала на выходе 51 блока регистрации 5. Этот сигнал поступает на вход 11 блока управления 1 и запрещает выдачу тактовых импульсов, обеспечивающих работу всего устройства.

Накапливаемые в счетчиках блока регистрации 5 статистические данные позволяют осуществлять прогнозирование случайных событий, позволяют определять относительно достоверные численные значения оценок качества функционирования производственной или телекоммуникационной системы, в том числе вероятность невыполнения сменных заданий на выпуск продукции или оказание телекоммуникационных услуг (отношение содержимого четверичного счетчика 5.9 к содержимому вторичного счетчика 5.6), производительность производственной или телекоммуникационной системы (показания вторичного счетчика 5.6 делятся на показания третичного счетчика 5.7 с учетом масштаба моделирования), эмпирическое распределение наработки производственной или телекоммуникационной системы на отказ (по показаниям счетчиков 5.8₁-5.8_K) и другие показатели.

Таким образом, очевидно, что заявленное устройство, за счет предварительного выявления в блоке 6 неоднозначно (недостоверно, неполно) идентифицируемых параметров моделируемых сигналов и вычислительного преобразования и распознавания в блоке 7 этих параметров с использованием нейроматематических методов к виду, позволяющему однозначно (достоверно, полно, непротиворечиво) идентифицировать и трактовать их численные значения, позволяет обеспечивать повышение достоверности данных, необходимых для однозначной оценки численных значений показателей надежности и качества функционирования системы уже на стадии разработки и проектирования производственных или телекоммуникационных систем, обладающих непополняемым временным резервом и цикличностью процесса функционирования, при которой каждая фаза многофазного технологического или телекоммуникационного процесса реализуется отдельным участком системы при помощи совокупности отдельных элементов (агрегатов связи, различных станций, передатчиков, станков, средств транспортировки и т.п.), работающих в циклическом режиме.

Анализ принципа работы заявленного устройства для прогнозирования случайных событий показывает очевидность того факта, что наряду с сохраненными и описанными в прототипе возможностями по повышению быстродействия при оценивании показателей надежности сложных производственных и телекоммуникационных систем с циклическим характером работы и временным резервированием, устройство способно с высокой достоверностью идентифицировать соотношение ключевых параметров моделируемого процесса функционирования системы - времени выполнения сменного задания и количества изделий, изготовленных производственной системой (или количества доведенных до абонента телекоммуникационной системы услуг) в условиях, присущих реальному процессу функционирования производственной или телекоммуникационной системы с непополняемым временным резервом - когда исходные данные для моделирования и, как следствие, результаты прогнозирования случайных событий, обуславливающие численные значения показателей надежности и качества функционирования таких сложных систем, могут иметь как количественно, так и качественно (недостоверно, неполно, противоречиво) выраженный физический смысл.

Данное устройство обеспечивает повышение достоверности идентификации состояния производственной или телекоммуникационной системы в условиях неоднозначности (недостоверности) параметров моделируемых сигналов, характеризующих принадлежность конкретного сигнала состояния к пространству состояния безотказной работы системы (выполнения сменных заданий за оперативное время) либо к пространству отказов, что существенно расширяет область применения устройства, расширяет функциональные возможности систем оценивания надежности и качества функционирования сложных автоматизированных и гибких производственных и телекоммуникационных систем произвольной структуры, где заявленное устройство для прогнозирования случайных событий будет использовано.

ИСТОЧНИКИ ИНФОРМАЦИИ

1. Уоссермен Ф. Нейрокомпьютерная техника: Теория и практика. - М.: Мир, 1992. - 240 с.

2. Kosko В. Fuzzy cognitive maps // International Journal of Man-Machine Studies. V.24.N.Y., 1986. P.16-22.

3. Щербаков М.А. Искусственные нейронные сети. - Пенза: ПГТУ, 1996. - 44 с.

4. Трахтенгерц Э.А. Компьютерная поддержка принятия решений. - М.: СИНТЕГ, 1998. - 342 с.

5. Горбань А.Н., Россиев Д.А. Нейронные сети на персональном компьютере. - Новосибирск: Наука, Сибирская издательская фирма РАН, 1996. - 146 с.

6. Назаров А.В., Лоскутов А.И. Нейросетевые алгоритмы прогнозирования и оптимизации систем. - СПб.: Наука и техника, 2003. - 384 с.

7. Хайкин С. Нейронные сети: полный курс, 2-е издание.: Пер. с англ. - М.: Издательский дом «Вильямс», 2006. - 1104 с.

1. Устройство для прогнозирования случайных событий, содержащее блок управления, блок модели системы, блок имитаторов состояний участков системы, блок формирования сигналов отказов и блок регистрации, выход которого подключен к входу блока управления, а информационный и сигнальный входы блока регистрации подключены соответственно к информационному и сигнальному выходам блока формирования сигналов отказов, сбросовый выход блока управления соединен со сбросовыми входами блока имитаторов состояний участков системы, блока модели системы, блока формирования сигналов отказов и блока регистрации, М≥2 контрольных выходов блока управления подключены к соответствующим М контрольным входам блока модели системы, синхронизирующий выход блока управления подключен к синхронизирующим входам блока имитаторов состояний участков системы, блока модели системы, блока формирования сигналов отказов и блока регистрации, управляющий выход блока управления соединен с управляющим входом блока имитаторов состояний участков системы, N≥2 групповых выходов которого подключены к соответствующим N групповым входам блока модели системы, отличающееся тем, что дополнительно введены блок проверки данных модели и блок коррекции данных модели, причем сбросовые и синхронизирующие входы блока проверки данных модели и блока коррекции данных модели подключены соответственно к сбросовому и синхронизирующему выходам блока управления, N групповых выходов блока коррекции данных модели и N групповых выходов блока проверки данных модели подключены к соответствующим N групповым входам блока имитаторов состояний участков системы, N-разрядный вход блока коррекции данных модели подключен к соответствующему N-разрядному выходу блока проверки данных модели, сигнальный выход которого подключен к сигнальному входу блока коррекции данных модели, а управляющий вход блока формирования сигналов отказов подключен к управляющим выходам блоков проверки данных модели и коррекции данных модели, N групповых входов блока проверки данных модели соединены с соответствующими N групповыми выходами блока модели системы, управляющий выход которого подключен к управляющему входу блока проверки данных модели.

2. Устройство для прогнозирования случайных событий по п.1, отличающееся тем, что блок проверки данных модели состоит из селектора исходных данных и преобразователя недостоверных данных, при этом N-разрядный выход преобразователя недостоверных данных является N-разрядным выходом блока, запрещающий выход преобразователя недостоверных данных соединен с инверсным запрещающим входом селектора исходных данных, N групповых выходов которого являются соответствующими N групповыми выходами блока, разрешающий вход преобразователя недостоверных данных подключен к разрешающему выходу селектора исходных данных, N групповых входов, управляющий, сбросовый и синхронизирующий входы которого соединены с соответствующими N групповыми входами, управляющим, сбросовым и синхронизирующим входами преобразователя недостоверных данных и являются соответствующими N групповыми входами, управляющим, сбросовым и синхронизирующим входами блока, сигнальный выход преобразователя недостоверных данных является сигнальным выходом блока проверки данных, а управляющий выход селектора исходных данных является управляющим выходом блока.

3. Устройство для прогнозирования случайных событий по п.1, отличающееся тем, что блок коррекции данных модели состоит из программируемого вычислителя, первичного и вторичного запоминающих элементов, при этом сигнальный и N-разрядный входы программируемого вычислителя являются соответственно сигнальным и N-разрядным входами блока, синхронизирующий вход программируемого вычислителя является синхронизирующим входом блока, сбросовый вход программируемого вычислителя является соответственно сбросовым входом блока, при этом управляющий выход и N групповых выходов программируемого вычислителя соединены соответственно с управляющим входом первичного и N групповыми входами вторичного запоминающих элементов блока, причем выход первичного и N групповых выходов вторичного запоминающих элементов являются соответственно управляющим и N групповыми выходами блока.