Устройство для контроля аппаратуры управления электростанций
УСТРОЙСТВО ЦЛЯ КОНТРОЛЯ АППАРАТУРЫ УПРАВЛЕНИЯ ЭЛЕКТРОСТАНЦИИ , содержащее первый вычислитель, первый, второй, третий и четвертый входы которого являются соответственно первым, вторым, третьим и четвертым входами устройства, второй вычислитель, первый вход которого соединен с вторым входом первого вычислителя, второй вход является пятым входом устройства, а третий и четвертый входы соединены соответственно с третьим и четвертым входами первого вычислителя, первый и второй интеграторы, соединенные первыми входами с выходом генератора тактовых импульсов, а выходами соответственно с входами первого и второго компараторов, выходы которых являются соответственно первым и вторым выходами устройства, отличающееся тем, что, с целью расширения области применения устройства путем селекции источника параметрического отказа, оно содер-. жит третьи, четвертые и пятые интеграторы и компараторы, третий вычислитель , соединенный первым, вторым, третьим, четвертью и пятым входами соответственно с первым, вторым, пятым, третьим и четвертым входами устройства, четвертьй вычислитель, подключенный первым, вторым третьим, четвертым, пятым, шестым,седьмым и восьмым входами соответственно к первому, второму, третьему, четвертому , пятому, шестому, седьмому и восьмому выходам третьего вычислитеi ля , пятый вычислитель, соединенный первым, вторым и третьим входаin ми соответственно с первым, вторым и третьим выходами четвертого вычислителя , шестой вычислитель, подключенный первым, вторым, третьим, четвертым, пятым, шестым, седьмым и восьмым входами соответственно к первому, второму, третьему, четto вертому, пятому, шестому, седьмому и.восьмому входам третьего вычислителя , девятым, десятым и одиннад-. датым входами - соответственно к ;о со первому, второму и третьему выходам пятого вычислителя, двенадцатым и тринадцатым входами - к выходам соответственно первого и второго вычислителей , первым и вторым выхода ми соответственно к вторым входам первого и второго интеграторов, а третьим, четвертым и пятым выходами - к входам соответственно третьего , четвертого и пятого интеграторов , другие входы которых соединены с выходом генератора тактовых импульсов, а вькоды - соответствен
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН 5рд 0 05 В 23/02 (21) 3660661/18-24 (22) 05.11.83 (46) 30.12.85. Бюл. У 48 (71) Всесоюзный электротехничес-. кий институт им. В.И.Ленина (72) В.А.Карпов, В,В.Алексинская и В.Н.Орлов (53) 621.317.08(088.8) (56) Дисковый пакет программных модулей генерации задач сбора и обработки информации в ACY ТП: Краткое описание и руководство по поль -., зованию 3.340.004Т, 1979.
Автоматизированная система управления технологическим процессом
Саяно-Ыушенской ГЭС: Техн. проект, Инв. Р 1609-1Т. БЭИ, 1978. (54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ
АППАРАТУРЫ УПРАВЛЕНИЯ ЭЛЕКТРОСТАНЦИИ, содержащее первый вычислитель, первый, второй, третий и четвертый входы которого являются соответственно первым, вторым, третьим и четвертым входами устройства, второй вычислитель, первый вход которого соединен с вторым входом первого вычислителя, второй вход является пятым входом устройства, а третий и четвертый входы соединены сооТ ветственно с третьим и четвертым входами первого вычислителя, первый и второй интеграторы, соединенные первыми входами с выходом генератора тактовых импульсов, а выходами— соответственно с входами первого и второго компараторов, выходы которых являются соответственно первым и вторым выходами устройства, о тл и ч а ю щ е е с я тем, что, с целью расширения области применения
„„SU„„1 01799 A устройства путем селекции источника параметрического отказа, оно содержит третьи, четвертые и пятые интеграторы и компараторы, третий вычислитель, соединенный первым, вторым, третьим, четвертым и пятым входами соответственно с первым, вторым, пятым, третьим и четвертым входами устройства, четвертый вычислитель, подключенный первым, вторым, третьим, четвертым, пятым, шестым, седьмым и восьмым входами соответственно к первому, второму, третьему, четвертому, пятому, шестому, седьмому и восьмому выходам третьего вычислителя, пятый вычислитель, соединенный первым, вторым и третьим входами соответственно с первым, вторым и третьим выходами четвертого вычислителя, шестой вычислитель, подключенный первым, вторым, третьим, четвертым, пятым, шестым, седьмым и восьмым входами соответственно к первому, второму, третьему, четвертому, пятому, шестому, седьмому и.восьмому входам третьего вычислиI теля, девятым, десятым и одиннад-. цатым входами — соответственно к первому, второму и третьему выходам пятого вычислителя, двенадцатым и тринадцатым входами — к выходам соответственно первого и второго вычислителей, первым и вторым выходами соответственно к вторым входам первого и второго интеграторов, а третьим, четвертым и пятым выходами — к входам соответственно третьего, четвертого и пятого интеграторов, другие входы которых соединены с выходом генератора тактовых импульсов, а выходы — соответствен120!799 но с входами третьего, четвертого и пятого компараторов,выходы которых являются соответственно третьим, четвертым и пятым выходами устройства, причем третий вычислитель содержит первый умножитель, вход и выход которого являются соответственно первыми входом и выходом данного вычислителя, включенные последовательно второй умножитель, вход которого является пятым входом третьего вычислителя, первые сумматор и делитель, третий умножитель, другой вход которого соединен с его первым входом, вторые делитель и сумматор, четвертый умножитель ипервый инвертор, выход которого является вторым выходом данного вычислителя, пятый умножитель, вход которого является четвертым входом данного вычислителя, а выход подключен к другому входу первого сумматора, включенные последовательно шестой умножитель, соединенньп входом с входом второго умножителя, третьи сумматор и делитель, другой вход которого является вторым входом третьего вычислителя, седьмой умножитель, четвертый сумматор и восьмой умножитель, выход которого является третьим выходом третьего вычислителя, девятый умножитель, вход и выход которого соединены соответственно с входом пятого умножителя и другим входом третьего сумматора, пятый сумматор, один вход которого подключен к выходу первого делителя, другой вход соединен с другими входами первого и второго делителей и второго сумматора и является вторым входом третьего вычислителя, десятый умножитель, подключенный входом и выходом соответственно к выходу пятого и другому входу четвертого сумматоров, включенные последовательно четвертый делитель, вход которого является третьим входом третьего вычислителя, одиннадцатый умножитель, первый вход которого соединен с другим входом седьмого умножителя, а второй вход — с выходом пятого сумматора, шестой сумматор и двенадцатый умножитель, выход которого является четвертым выходом третьего вычислителя, включенные последовательно пятый делитель, соединенный входом с входом четвертого делителя, тринадцатый умножитель, первый вход которого соединен с другим входом десятого умножителя, а второй вход — с выходом третьего делителя, и четырнадцатый умножитель, соединенный выходом с другим входом шестого сумматора, включенные последовательно пятнадцатый умножитель, другой вход которого соединен с его первым входом и входом четвертого делителя, шестнадцатый умножитель, соединенный другим входом с вторым входом третьего делителя, и семнадцатый умножитель, выход которого является пятым выходом третьего вычислителя, включенные последовательно восемнадцатый умножитель, другой вход которого соединен с его первым входом и вторым входом третьего делителя, девятнадцатый умножитель, соединенный другим входом с входом четвертого делителя, и двадцатый умножитель, выход которого является шестым выходом третьего вычислителя, включенные последовательно двадцать первый умножитель, подключенный входом к входу девятого умножителя, и второй инвертор, выход которого является седьмым выходом третьего вычислителя, и включенные последовательно двадцать второй умножитель, соединенный входом с входом шестого умножителя, и третий инвертор, выход которого является восьмым выходом третьего вычислителя, четвертый вычислитель содержит включенные последовательно двадцать третий умножитель, другой вход которого соединен с его первым входом и является четвертым входом четвертого вычислителя, двадцать четвертый умножитель, седьмой и восьмой сумматоры и девятый сумматор, выход которого является первым выходом четвертого вычислителя, последовательно соединенные двадцать пятый умножитель, другой вход которого соединен с его первым входом и является третьим входом четвертого вычислителя, и двадцать шестой умножитель, выход которого соединен с другим входом седьмого сумматора, последовательно соединенные двадцать седьмой умножитель, другой вход которого соединен с
его первым входом и является вторым входом четвертого вычислителя, и двадцать восьмой умножитель, выход которого соединен с другим входом восьмого сумматора, последовательно соединенные двадцать девятый умножитель, другой вход которого сое1201799 динен с его первым входом и является первым входом четвертого вычи-слителя, и тридцатый умножитель, выход которого соединен с другим входом девятого сумматора, последовательйо .соединенные тридцать первый умножитель, другой вход которого соединен с его первым входом и является восьмым входом четвертого
iумножителя, тридцать. второй умножитель, десятый и одиннадцатый сумматоры и двенадцатый сумматор, выход которого является третьим выходом четвертого вычислителя, последова1тельно соединенные тридцать третий
:умножитель, другой вход которого
:соединен с его первым входом и яв ляется седьмым. входом четвертого вычислителя, и тридцать четвертый умножитель, выход, которого соединен с другим входом десятого сумматора, последовательно соединенные тридцать пятый. умножитель, другой вход
;которого соединен с его первым вхо:дом и является шестым входом четвертого вычислителя, и тридцать шестой умножитель, выход которого соединен с другим входом одиннадцатого сумматора, последовательно соединенные тридцать седьмой умножитель, другой вход которого соединен с . его первым входом и является пятым входом .четвертого вычислителя, и тридцать . восьмой умножитель, выход которого соединен с другим входом двенадцатого сумматора, последовательно соединенные тридцать девятый умножитель, первый и второй входы которого соединены соответственно с входами двадцать третьего и тридцать первого умножителей, сороковой умножитель, тринадцатый сумматор и четырнадцатый сумматор, выход которого, является вторым выходом четвертого вычислителя, последовательно сое-. диненные сорок первый умножитель, первый и второй входы которого соединены соответственно с входами двадцать пятого и тридцать третьего умножителей, и сорок второй .умножитель, выход которого соединен с другим входом тринадцатого сумматора, последовательно соединенные сорок третий умножитель, первый и второй входы которого соединены соответственно с входами двадцать седьмого и тридцать седьмого умножителей, и сорок четвертый умножитель, выход которого соединен с другим входом четырнадцатого сумматора, пятый вычислитель содержит последовательно соединенные сорок пятый умножитель, другой вход которого соединен с его первым входом и является третьим входом пятого вычислителя, пятнадцатый сумматор и шестой делитель, другой вход которого подключен к первому входу пятого вычисли-, теля, а выход является вторым выходом пятого вычислителя, сорок шестой умножитель, первый и второй входы которого являются соответственно первым и вторым входами пятого вычислителя, а выход соединен с другим входом пятнадцатого сумматора, седьмой делитель, первый и второй входы которого соединены соответственно с вторым входом сорок шестого умножителя и выходом пятнадцатого сумматора, а выход .является первым выходом пятого вычислителя, последовательно соединенные восьмой делитель, первый и второй входы которого соединены соответственно с входом сорок пятого умножителя и выходом пятнадцатого сумматора, и четвертый инвертор, выход которого является третьим выходом пятого вычислителя, шестой вычислитель содержит последовательно соединенные сорок седьмой умножитель, первый и второй входы которого являются соответственно одиннадцатым и тринадцатым входами шестого вычислителя, шестнадцатый сумматор, сорок восьмой умножитель, другой вход которого является первым входом шестого вычислителя и сорок девятый умножитель, выход которого является первым выходом шестого вычислителя, пятидесятый умножитель, первый и второй входы которого являются соответственно девятым и двенадцатым входами шестого. вычислителя, а выход соединен с другим входом шестнадцатого сумматора, последовательно соединенные пятьдесят первый умножитель, первый и второй входы которо-. го являются соответственно пятым и десятым входами шестого вычислителя, семнадцатый сумматор, пятьдесят второй умножитель, другой вход которого соединен с вторым входом сорок седьмого умножителя, восемнадцатый сумматор и пятьдесят третий умножитель, выход которого является вторым выходом шестого вычислителя, пятьдесят четвертый умножитель, первый и второй входы которого подключены соответственно к второму и одиннадцатому входам шестого вычислителя, а выход соединен с другим входом семнадцатого сумматора, последовательно соединенные пятьдесят пятый умножитель, первый и второй входы которого подключены соответственно к пятому и одиннадцатому входам шестого вычислителя, восемнадцатый сумматор и пятьдесят шестой умножитель, другой вход которого соединен с вторым входом пятидесятого умножителя, а выход — с другим входом восемнадцатого сумматора, пятьдесят седьмой умножитель, первый и второй входы которого подключены соответственно к второму и девятому входам шестого вычислителя, а выход соединен с другим входом восемнадцатого сумматора, последовательно соединенные пятьдесят восьмой умножитель, первый и второй входы которого подключены соответственно к десятому и тринадцатому входам шестого вычислителя, девятнадцатый сумматор, пятьдесят девятый умножитель, другой вход которого подключен к шестому входу шестого вычислителя, и шестидесятый умножитель, выход которого является третьим выходом шестого вычислителя, шестьдесят первый умножитель, первый и второй входы которого подключены соответственно к девятому и двенадцатому входам шестого умножителя, а выход соединен с другим входом девятнадцатого сумматора, последовательно соединенные шестьдесят второй умножитель, первый и второй входы которого подключены соответственно к седьмому и десятому входам шестого вычислителя, двадцатый сумматор, шестьдесят третий умножитель, другой вход которого соединен с вторым входом сорок седьмого умножителя, двадцать первый сумматор и шестьдесят четвертый умножитель, выход которого является четвертым выходом шестого вычислителя, шестьдесят пятый умножитель, первый и второй входь1 которого подключены соответственно к третьему и одиннадцатому входам
1201799 шестого вычислителя, а выход соединен с другим входом двадцатого сумматора, последовательно соединенные шестьдесят шестой умножитель первый и второй входы которого подключены соответственно к седьмому и одиннадцатому входам шестого вычислителя, двадцать второй сумматор, шестьдесят седьмой умножитель, другой вход которого соединен с вторым входом пятидесятого умножителя, а выход — с другим входом двадцать первого сумматора, шестьдесят восьмой умножитель, первый и второй входы которого подключены соответственно к третьему и девятому входам шестого вычислителя, а выход соединен с другим входом двадцать второго сумматора, последовательно соединенные шестьдесят девятый умножитель, первый и второй входы которого подключены соответственно к восьмому и десятому входам шестого вычислителя, двадцать третий сумматор, семидесятый умножитель, другой вход которого соединен с вторым входом сорок седьмого умножителя, двадцать четвертый сум- матор и семьдесят первый умножитель, выход которого является пятым выходом шестого вычислителя, семьдесят второй умножитель, первый и второй входы которого подключены соответственно к четвертому и одиннадцатому входам шестого вычислителя, а выход соединен с другим входом двадцать третьего сумматора, последовательно соединенные семьдесят третий .умножитель, первый и второй входы которого подключены соответственно к восьмому и одиннадцатому входам шестого вычислителя, двадцать пятый сумматор и семьдесят четвертый умножитель, другой вход которого соединен с вторым входом. пятидесятого умножителя, а выход — с другим входом двадцать четвертого сумматора, и семьдесят пятый умножитель, первый и второй входы которого подключены соответственно к четвертому и девятому входам шестого вычислителя, а выход соединен с другим входом двадцать пятого сук матора.
1201799
35
Изобретение относится к автоматике и вычислительной технике и предназначено для использования в
АСУ ТП электростанций.
Цель изобретения — расширение .области применения устройства путем селекции источника параметрического отказа.
На фиг. 1 показана функциональная схема устройства; на фиг. 2-7— функциональные схемы .соответственно первого †. шестого вычислителей соответственно.
Устройство содержит первый 1 и, второй 2 вычислители, генератор 3 тактовых импульсов (таймер), первый 4, и второй 5 интеграторы (со сбросом), первый 6 и второй 7 компараторы (сигнализаторы отклонений), блок 8 вычислителей, содержащий третий
9, четвертый 10, пятый ll и шестой 12 вычислители, третий 13, четвертый 14 и пятый 15 интеграторы (co сбросом), а также третий 16, .четвертый 17 -и пятый 18 компараторы (сигнапизаторы отклонений).
Первый вычислитель (фиг. 2). образуют умножители 19-21,- сумматор 22, делитель 23, сумматор (вычигатель) 24, умножители 25-27, сумматор (вычитатель) 28, делитель
29, умножитель 30 и сумматор 31 и сумматор,(вычитатель) 32.
Второй вычислитель (фиг. 3) состоит из умножителей 33-38, сумматора 39 и сумматора (вычитателя) 40.
Третий вычислитель (фиг. 4) содержит умножители 41-43, сумматор
44, делитель 45, умножитель 46, делитель 47, сумматор (вычитатель) 48; умножитель 49, инвертор 50, сум- матор (вычитатель) 51, умножители
52 и 53, сумматор 54, делитель 55, умножители 56 и 57, сумматор (вычитатель) 58, умножитель 59, делители
60 и 61 умножители 62-64, сумматор
65, умножители 66-73, инвертор 74, умножнтель 75 и инвертор 76.
Четвертый вычислитель (фиг. 5) образуют умножители 77-84, сумма.торы 85-87, умножители 88-93, сумматоры 94 и 95, умножители,96-103 и сумматоры 104-106.
Пятый вычислитель (фиг. 6) .состоит Н3 умножителя 107, pBJlHTeJIB
108, умножителя 109, сумматора (вычитателя) 110, делителей ill и 112. и инвертора 113.
Шестой вычислитель (фиг. 7) содержит умножители 114 и 115, сумматор
116, умножители 117-120, сумматор
121, умножители 122-124, сумматор
125, умножитель 126, сумматор 127, умножители 128-130, сумматор 131, умножители 132-135, сумматор 136, умножители 137-139, сумматор 140. умножитель 141, сумматор 142, умножители 143-145, сумматор 146, умножители 147-149, сумматор 150, умножитель 151, сумматор 152 и умножитель 153.
Устройство работает следующим образом.
На первый, второй, третий, четвертый входы первого вычислителя .
1 подаются измеренные аналоговые сигналы .соответственно напряжения шин Ue напряжения U активной Р и реактивной Я,Х мощностей агрегата.
Первый вычислитель l реализует функцию:
„а „ХРэА Худ ЬР ВК>Ь Ь А/ Вьи "ьх ("ьх хек / 1 х х
t т где У „„— сигнал на выходе — сигналы соответственно
ЕХ ЬХ
"Ь Х на первом, втором, тре Х ХЬХ тьем и четвертом его вхо" дах, А и  — заранее заданные постоянные величины.
Сигнал с первого входа первого вычислителя 1 квадратируется умножителем 19 сигнал с третьего входа первого вычислителя 1 перемножается с постоянной величиной А на умножителе 20, сигнал с четвертого входа первого вычислителя 1 перемножается с постоянной величиной В на умножнтеле 21, сигнал с его выхода суммируется с выходным сигналом умножителя сумматорами 22, 20 и 21 и делится на сигнал с второго входа первого вычислителя 1 делителем 23.
Выходной сигнал делителя 23 вычитается из сигнала с второго входа первого вычислителя 1 вычитателем 24, выходной сигнал которого перемножается сам с собой на умножителе 25.
Сигнал с четвертого входа первого вычислителя 1 перемножается с постоянной величиной А на умножителе 26, а сигнал с третьего входа перемножается с постоянной величиной на ум
1201 799 ножителе 27, выходной сигнал которо. го вычитается из выходного сигнала умножителя 26 вычитателем 28. Выходной сигнал вычитателя 28 делится на сигнал с второго входа первого вычислителя 1 делителем 29, перемножается с самим собой на умножителе 30, суммируется с выходным сигналом умножителя 25 сумматором 3f и вычитается из выходного сигнала умножителя 19 вычитателем 32, выходной сигнал которого является выходным сигналом первого вычислителя 1.
На первый, второй, третий и четвертый входы второго вычислителя 2 подаются измеренные аналоговые сигналы соответственно напряжения Ug„ тока ?,х, активной Р и реактивной
Q мощности агрегата.
Второй вычислитель 2 реализует функцию: х х г ьы" 3xbx1 Xsxx — Xsp» ХSX3
rpe Уб,„ — сигнал на выходе, Ь1Ъ, а МВх ХЬ вЂ” сигналы соответственно хх
ХЬХ ХЬ на первом, втором, трехъ Ьхц тьем и четвертом входах второго вычислителя 2.
Сигнал с первого входа второго вычислителя 2 квадратируется умножителем 33, сигнал с второго входа квадратируется умножителем 34,.их выходные сигналы перемножаются умножителем 35, выходной сигнал которого перемножается с постоянной величиной 3 умножителем 36. Сигнал с третьего входа второго вычислителя
2 квадратируется умножителем 37, а сигнал с четвертого входа квадратируется умножителем 38, выходной сигнал которого суммируется с выходным сигналом умножителя 37 сумматором
39, выходной сигнал которого вычитается из выходного сигнала умножителя 36 вычитателем 40, выходной сигнал вычитателя 40 является выходным сигналом второго вычислителя 2. .На первый, второй, третий, четвертый, пятый, шестой и седьмой входы блока вычислителей 8 поступают соответственно измеренные аналоговые сигналы напряжения шин U» напряжения U, тока Х,х, активной Рц и реактивной й,х мощностей агрегата, а также выходные сигналы с первого
1 и второго 2 вычислителей. Третий . вычислитель реализует следующие функции: (XSxq 4+ХЬх Ь)х Ьых =2ХЬХ1 Выха -2+
"Ьх
ХЬХа А+ХЬХЬ В i - (
"Вых — - ХВх ц i УЬых b - 2 Хбх 5
15 гДе УЬ„„„УЬ, S„,—
УЬ р р УВЫ УЬщ э
sax, Sbxa сигналы соответственно на первом, втором, третьем, четвертом, пятом, шестом, седьмом и восьмом выходах, сигналы соответст-. венно на первом, втором, третьем, четвертом и пятом входах третьего вычислителя 9.
"bKAx ЬХ1 SXSx
i S»qх Ьхs
Сигнал с первого входа третьего вычислителя 9 перемножается с по30 стоянной величиной.2 на умножителе
41. Сигнал с выхода перемножителя
41 является первым выходным сигналом третьего вычислителя 9. Сигнал с его четвертого входа перемножается с пострянной величиной А на умножителе
42, сигнал с пятого входа перемножается с постоянной величиной В на умножителе 43, их выходные сигналы суммируются сумматором 44, выходной сигнал сумматора .44 делится на сиг40 нал с второго входа этого вычислителя делителем 45. Сигнал с выхода делителя 45 вычитается из сигнала с второго входа вычислителя 9. Сигнал с выхода делителя 45 квадрати45 руется на умножителе 46 и делится на сигнал с второго входа вычислителя 9 делителем 47. Выходной сигнал делителя 47 вычитается из сигнала с второго входа вычислителя 9 вычитателем 48, выходной сигнал которого перемножается с постоянной величиной 2 умножителем 49, выходной сигнал умножителя 49 инвертируется инвертором 50. Выходной сигнал
55 инвертора 50 является вторым выходом третьего вычислителя 9. Сигнал с его четвертого входа перемножается с постоянной величиной В на
5 12017 умножителе 52, сигнал с его пятого входа перемножается с постоянной величиной А на умножителе 53 и выходной сигнал умножителя 53 суммируется с выходным сигналом перемножйтеля 52 сумматором 54. Вы5 ходной сигнал сумматора 54 делится на сигнал со второго входа вычислителя 9 делителем 55, Постоянная величина В делится на сигнал с третьего входа вычислителя 9 делителем
60, а постоянная величина А делится на сигнал с третьего входа делителем 61. Выходной сигнал вычитателя
51 перемножается с выходным сигна- лом делителя 60 умножителем 56. Выходной сигнал делителя 55 перемножается с выходным сигналом делителя
61 на умножителе 57, вычитается из выходного сигнала перемножителя 56 вычитателем 58 и перемножается с постоянной величиной 2 умножителем
59. Выходной сигнал умножителя 59 является третьим выходом третьего вычислителя 9.
25 Выходной сигнал делителя 55 перемножается с выходным сигналом делителя 60 умножителем 62, выходной сигнал которого перемножается с постоянной величиной 2 умножителем 63.
Выходной сигнал вычитателя 51 перемножается с выходным сигналом делителя 61 умножителем 64, суммируется с выходным сигналом перемножителя
63 сумматором 65 и перемножается с постоянной величиной 2 умножителем
66. Выходной сигнал умножителя 66 является четвертым выходным сигналом третьего вычислителя 9. Сигнал с
его третьего входа квадратируется
40 умножителем 67, перемножается с сигналом с второго входа вычиелителя
9 умножителем 68 и перемножается с постоянной величиной 6 умножителем
69. Выходной сигнал умножителя 69
45 .является пятым выходом вычислителя
9. Сигнал с его второго входа квадратируется умножителем 70, перемножается с сигналом с третьего входа вычислителя 9 перемножителем 71 и перемножается с постоянной величиной 6
50 умиожителем 72. выходной сигнал перемножителя 72 является шестым выходным сигналом вычислителя 9.
Сигнал с его четвертого входа перемножается с постоянной величиной 2 умножителем 73, выходной сигнал которого инвертируется инвертором 74
Выходной сигнал инвертора 74 яв99 6 ,ляется седьмым выходным сигналом третьего вычислителя 9. Сигнал с его пятого входа 9 перемножается с постоянной величиной 2 умножителем
75, выходной сигнал которого инвертируется инвертором 76. Выходной сигнал инвертора 76 является восьмым выходным сигналом третьего вычислителя 9.
Сигналы с первого, второго, третьего, четвертого, пятого,шестого, седьмого и восьмого выходов третьего вычислителя 9 подаются соответственно на первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой входы четвертого вычислителя 10, который реализует следующие функции:
1 + 1 Ь дх Ч 4 Ьх1 Ягг Ьх Я 4 Вхз Ч В ХВхй
"Ьихъ= фХ ХЬХд ХВх5+ ХВХ " ЬХ +%В "ВХ 4 "Ьхб > хл- + + ьых,-с .хьх s ßçõьх, 41 ьхг %В "sx s где Ygx) УЬх,УЬх — сигналы соответственно на первом, втором и третьем выходах, ХВ„„ХВ„„ХВхВ, ХЬх — сигналы соответст ХЬ,>,Xg„,ХЬ„,Xg„s венно на пер ом, втором, третьем, четвертом, пятом, шестом, седьмом и восьмом входах четвертого вычислителя !О, заранее заданные Y(gI 1 13 1с 5 постоянные величины е
Сигнал с первого входа четвертого вычислителя 10 квадратируется перемножителем 77 и перемножается с постоянной величиной с „ умножителем 78, сигнал. с втброго входа квадратируется умножителем 79 и перемножается с постоянной величиной о умножителем 80, сигнал с третьего входа квадратируется умножителем 81 и перемножается с постоянной величиной умножителем
82, сигнал с четвертого входа квадратируется умножителем 83 и пере— множается с постоянной величиной В умножителем 84 и суммируется с выходным сигналом умножителя 82 сумматором 85. Выходной сигнал сумматора 85 суммируется с выходным сигналом умножителя 80 сумматором 86 и с выходным сигналом перемножителя
1201799
"вв| в — „
В"1 ХВхг ХВХ, ВХ1в ВХЬ1 ВХВв
20
7
78 сумматором 87. Выходной сигнал сумматора 87 является сигналом с первого выхода вычислителя 10, сигнал с второго входа которого перемножается с сигналом с его пятого
5 входа умножителем 88 и с постоянной величиной, умножителем 89.;
Сигнал с третьего входа вычислителя
l0 перемножается с сигналом с его седьмого входа перемножителем 90 и с IIocTOIIHHOH ВеличинОи $ умнОжителем 91, сигнал с четвертого входа вычислителя 10 перемножается с сигналом с его восьмого входа умножителем 92 и.с постоянной величиной ф умножителем 93 и суммируется с выход" ным сигналом умножителя 91 суммато-., ром 94 и с выходным сигналом умножителя 89 сумматором 95. Выходной сигнал сумматора 95 является сигналом с второго выхода четвертого вычислителя 10. Сигнал с пятого входа последнего квадратируется умножителем 96 и перемножаетСЯ с постоЯнной величиной х Умно- 25 жителем 97, Сигнал с шестого входа вычислителя 10 квадратируется умножителем 98 и перемножается с постоянной величиной в в: умножителем
99, сигнал с седьмого входа квадратируется умножителем 100 и перемножается с постоянной величиной с„ умножителем 101, сигнал с вось и
Його входа квадратируется умножителем 102, перемножается с постоянной величиной g» умножителем 103Ä суммируется с выходным сигналом сумматором 104, с выходным сигналом умножителя 99 — сумматором 105, а с выхОдным сигналОм oKHTeJIH 40
97 — сумматором 106. Выходной сигнал сумматора 106 является третьим выходным сигналом четвертого вычислителя.
На первый, второй и третий входы пятого вычислителя ll подаются сигналы соответственно с первого, второго и третьего выходов четвертого вычислителя 10. Пятый вычислитель 11 реализует следующие функЦИИI у „у„„,у„„,— соотввтственно первый, второй и третий выходные сигналы" — первый, второй и третий соответственно входные сигналы вычислителя..
Сигнал с первого входа вычислителя Il перемножается с сигналом с его второго входа умножителем 107, сигнал с третьего входа вычислителя
11 квадратируется умножителем 109 и вычитается из выходного сигнала умножителя 107 вычитателем 110, сигнал с второго входа вычислителя 11 делится на сигнал с выхода вычитателя 110 делителем 108. Выходной сигнал делителя 108 является первым выходным сигналом вычислителя 11.
Сигнал с его первого входа делится на сигнал с выхода вычитателя 110 делителем 111, Выходной сигнал делителя 111 является вторым выходным сигналом вычислителя 11. Сигнал с его третьего входа делится на выходной сигнал вычитателя 110 делителем 112 и его выходной сигнал инвертируется инвертором 113. Выходной сигнал инвертора 113 является третьим выходом вычислителя 11.
На первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый, одиннадцатый, двенадцатый и тринадцатый входы шестого вычислителя 12".подаются сигналы соответственно с первого, второго, третьего, четвертого, пятого, шестого, седьмого, восьмого выходов третьего вычислителя 9, первого, второго и третье- . го выходов пятого вычислителя 11 и выходов первого и второго вычислителей 1 и 2. Шестой вычислитель 12 реализует следующие функции:
ВЫХ„= Сф - ХВХ1 ХВХв ХВХ9+ ВХ, ВХ„ ) Y
Вьвх1
Кбх х в
Вх1 ХВХ ХВа
Х ЬХ1 хнах Хвхх-Хвх SWXz 9z"ВХ ХВХХХЬХ + ВХВ ЬХ )
55 +
Я хХВХ1в " Ьхх "ВХ Хвх» хвх1о) в в ВЫХ 5-% ВХВХВ (ХВХЯ ХЬХ9 ЬХ13 ЬХ 10) в
12017 Ьых4 $a "Sx %» "SX13("SX3 XSXq XSXt "ЬХ10 ) j ьь|х 5 -сааб Хьх1 (Xsx 4 "ьхь t Хьхз Х ьх ) -!б Xsxg3(Xsxq Xsx«Xsx5 Хьх1о) ° где sllap Sg N Sblx3 сигналы соответУбьпц1Убмх ь ственно на первом, втором, третьем, четвертом и пятом выходах "Sx1i1 SXz, XSx3,XSxö, — сигналы соответ1!Sx3 Xsx6 Хьх 7 Хьх s 3 ственно на первом Хь втоРом, тРетьем, ЬХЬ э SX1S1 ЬХ111 М12.о ЬХ13 четвертом, пятом, шестом, седьмом, восьмом, девятом, десятом, одиннадцатом, двенадцатом и тринадцатом входах шестого вычислителя 12; 1 9г фь, ф, р — заданные постоянные величины. Сигнал с двенадцатого входа вычислителя 12 перемножается с сигналом с его девятого входа умножителем 114, сигнал с тринадцатого входа перемножается с сигналом с. одиннадцатого входа умножителем 115, выходные сигналы умножителей 115 и 114 суммируются сумматором !16, выходной сигнал сумматора 116 перемножается с сигналом с первого входа вычислителя 12 умножителем 117 и выходной сигнал последнего перемножается с постоянной величиной „ умножителем 118. Выходной сигнал умножителя 118 является пер-, вым выходным сигналом шестого вычислителя 12. Сигнал с его второго входа перемножается с сигналом с его девятого входа умножителем 119. Сигнал с пятого входа вычислителя 12 перемножается с сигналом с его одиннадцатого входа умножителем 120, выходные сигналы умножителей 120 и 119 суммируется сумматором 121 и выходной сигнал сумматора !21 перемножается с сигналом с двенадцатого входа вычислителя 12 умножителем 122. Сигнал с его второго входа перемножается с сигналом с его одиннадцатого входа умкожителем 123. Сигнал с пятого входа вычислителя 12 перемножается с сигналом cего десятого входа умножителем 124, суммируется с выходным! О ! 99 !0 сигналом умножителя 123 сумматором 125, перемножается с сигналом с тринадцатого входа вычислителя 12 перемножителем 126, выходные сигналы умножителей 126 и !22 суммируются сумматором 127 и выходной сигнал умножителя 127 перемножается с постоянной величиной г умножителем 128. Выходной сигнал умножителя 128 является вторым выходным сигналом шестого вычислителя 12. Сигнал с его двенадцатого входа перемножается с сигналом с его девятого входа умножителем 129. Сигнал с тринадцатого входа вычислителя 12 перемножается с сигналом с его десятого входа умножителем 130, выходной сигнал последнего суммируется с выходным сигналом умножителя 129 сумматором 131, перемножается с сигналом с шестого входа вычислителя 12 умножителем 132 и с постоянной величиной < 3 умножителем 133. Выходной сигнал перемножителя 133 является третьим выходным сигналом вычислителя 12. Сигнал с его третьего входа перемножается с сигналом с его девятого входа умножителем 134. Сигнал с седьмого входа вычислителя 12 перемножается с сигналом с его одиннадцатого входа умножителем 135, суммируется с выходным сигналом умножителя 134 сумматором 136, перемножается с сигналом с двенадцатого входа вычислителя 12 умножителем 137. Сигнал с третьего входа вычислителя 12 перемножается с сигналом с его одиннадцатого входа 12 умножителем 138. Сигнал с седьмого входа вычислителя 12 перемножается с сигналом с его десятого входа умножителем 139, суммируется с выходйым сигналом перемножителя 138 сумматором 140, перемножается с сигналом с тринадцатого входа вычислио теля 12 умножителем 141, суммируеч ся с выходным сигналом умножителя 137 сумматором 142 и перемножается с постоянной величиной х „ умножителем 143. Выходной сигнал перемножителя 143 является четвертым выходным сигналом вычислителя 12. Сигнал c его четвертого входа перемножается с сигналом с его девятого входа умножителем 144. Сигнал с восьмого входа вычислителя 12 перемножается с сигналом с его одиннадцатого входа умножителем 145, суммируется 1201799 12 с выходным сигналом умножителя 144 сумматором 146 и перемножается с . сигналом с двенадцатого входа вычислителя 12 умножителем 147. Сигнал с четвертого входа вычислителя 12 перемножается с сигналом с его одиннадцатого входа уиножителем 148. Сигнал с восьмого входа вычислителя 12 перемножается с сигналом с его десятого входа умножителем 149, сум- 10 мируется с выходным сигналом умножителя 148 сумматором 150, перемножается с сигналом с тринадцатого входа вычислителя 12 умножителем 151, суммируется с выходным сигналом 15 умножителя 147 сумматором 152 и 152 перемножается с постоянной величиной умножителем 153. Выходной сигнал умножителя 153 является пятым выходным сигналом вычислителя.12. Первый, второй, третий, четвертый и пятый выходные сигналы блока вычислителей 8 интегрируются первым 4, вторым 5, третьим 13, четвертым 14 и пятым 15 интеграторами (со с6росом ). Выходные сигналы интеграторов контролируются соответственно первым 6, вторым 7,, третьим 16, четвертым 17 и пятым 18 сигналиэаторами отклонений, каждый из которых настроен на определенную уставку. При выходе входного сигнала за границы диапазона, задаваемого уставкой, сигнализатор отклонений выдает "1" на соответствующий выход устройства. Таймер 3 периодически выдает сигналы на сброс всех интеграторов. В качестве сигнализатора отклонений может быть выбран любой двухпороговый компаратор, В качестве интеграторов могут быть использованы интеграторы,в которых сброс осуществляется внешним сигналом. Предлагаемое устройство испытывали на математической модели измерительных каналов, реализованной на мини-ЭВМ СМ-2. Результаты расчетов показали, что ошибки при оценке параметров, возникающие за счет линеаризации исходной системы уравнений, не превышают 0,005Х от дисперсии ошибок измерений.! 201799. 120I 799 l20I799 1201799 120!799 Фиг,Ю 1201799 ВНИИПИ Заказ 8001/47 Тираж 862 Подписное филиал ППП "Патент", г.Ужгород, ул. Проектная, 4
