Устройство для автоматического контроля больших интегральных схем

 

Изобретение относится к области автоматизированных систем контроля и предназначено для контроля больших и сверхбольших интегральных схем (БИС) и (СБИС) на функционирование при их массовом производстве. Цель изобретения - повьшение достоверности БИС и СБИС путем выравнивания временных диаграмм каналов за счет привязки по времени всех каналов устройства к параметрам импульса, принятого за эталонный. Поставленная цель достигается введением в известное устройство программируемого счетчика импульсов, формирователя задержки, генератора произвольных .тестовых последовательностей, компаратора , коммутатора и многоканального компенсатора. Работа устройства поясняется в описании изобретения чертежами структурного вьтолнения отдельных блоков устройства и временными диаграммами. 2 з.п. ф-лы. 10 ил.. (Л

СОЮЗ СОВЕТСНИХ ,СОЦИАЛИСТИ4ЕСНИХ

РЕСПУБЛИК авЬО<ш

А (51) 4 G 01 R 31/28

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ с" =.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ 73

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

: 33 (21) 3722196/24-21 (22) 05.04.84 (46) 15.01.86. Бюл. № 2 (72) А.И.Панов, В.Ф.Ворожеев и С.Н.Зыбенков (53) 621.317(088.8) (56) Техническое описание 14 КФС—

10 — 006, ЩЦМ 3.430.037, 1979.

Авторское свидетельство СССР

¹ 691929, кл. G 11 С 29/00, 1979. (54) .УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОГО

КОНТРОЛЯ БОЛЬШИХ ИНТЕГРАЛЬНЫХ СХЕМ (57) Изобретение относится к области автоматизированных систем контроля и предназначено для контроля больших и сверхбольших интегральных схем (БИС) и (СБИС) на функционирование при их массовом производстве. Цель изобретения — повышение достоверности БИС и СБИС путем выравнивания временных диаграмм каналов за счет привязки по времени всех каналов устройства к параметрам импульса, принятого за эталонный. Поставленная цель достигается введением в известное устройство программируемого счетчика импульсов, формирователя задержки, генератора произвольных ,тестовых последовательностей, компаратора, коммутатора и многоканального компенсатора. Работа устройства поясняется в описании изобретения чертежами структурного выполнения отдельных блоков устройства и временными диаграммами. 2 з.п. ф-лы.

10 ил.

1205083

Изобретение относится к автоматизированным системам контроля и предназначено для контроля больших и сверхбольших интегральных схем (БИС и СБИС) на функционирование при их массовом производстве.

Целью изобретения является повышение достоверности контроля БИС и

СБИС путем DblpBBHHBBHHH временных диаграмм каналов за счет привязки по времени всех каналов устройства к параметрам импульса, принятого за эталонный.

На фиг.1 представлена блок-схема предлагаемого устройства для автоматического контроля БИС; на фиг.2-7 примеры выполнения отдельных блоков, входящих в состав устройства; на фиг.8 — временные диаграммы, поясняющие работу устройства, на фиг.9 алгоритм работы устройства, на фиг.10 — то же, в режиме "Компенсация разброса".

Устройство содержит (фиг.1) блок

1 управления, генератор 2 произволь- ных тестовых последовательностей, блок 3 сопряжения, состоящий из многоканального амплитудно-временного дискриминатора 4, контактного устройства 5 для включения контролируемой

БИС и многоканального формирователя

6 логических уровней (драйвера), многоканальный блок 7 формирования временных диаграмм,. программируемый счетчик 8 импульсов, формирователь 9 задержки, многоканальный компенсатор

10, компаратор 11 и коммутатор 12.

Первая группа выходов блока I управления соединена с первыми группами входов генератора 2 произвольных тестовых последовательностей, дискриминатора 4, контактного устройства 5, драйвера 6, блока 7 формирования временных диаграмм, программируемого счетчика 8 импульсов, формирователя

9 задержки, многоканального компенсатора 10 и коммутатора 12. Вторая группа выходов блока 1 управления соединена с вторыми входами генератора 2 произвольных тестовых последовательностей, блока 7 формирования временных диаграмм и программируемого счетчика 8 импульсов. Первый вход блока 1 управления соединен с выходом дискриминатора 4 блока 3 сопряжения, второй вход — с выходом компаратора

11. Первая группа выходов генератора

2 произвольных тестовых последова5

3S

56

55 тельностей соединена с второй группой входов дискриминатора 4, третья группа входов которого соединена с выходами контактного устройства 5, а четвертая группа входов объединена с второй группой входов контактного устройства 5 и подключена к первой группе выходов драйвера 6. Вторая группа выходов генератора 2 произвольных тестовых последовательностей соединена с третьей группой входов многоканального блока 7 формирования временных диаграмм, выходы которого подключены к второй группе входов многоканального компенсатора 10. Выходы компенсатора 10 соединены с второй группой входов драйвера 6, вторая группа выходов которого соединена с второй группой входов коммутатора

12. Выход коммутатора 12 соединен с первым входом компаратора 11, второй вход которого соединен с выходом формирователя 9 задержки, соединенного своим вторым входом с выходом программируемого счетчика 8 импульсов.

Блок 1 управления предназначен для координации работы узлов устройства в процессе контроля и состоит (фиг.2) иэ оперативного запоминающего устройства (ОЗУ) 13, устройства

14 согласования, схемы 15 сравнения, буферного регистра 16 и многоканального программируемого генератора импульсов, образованного опорным кварцевым генератором 17 с рабочей частотой 125 МГ ц (8 нс), регистром 18,счетчиком 19 импульсов и m каналами формирования импульсов, каждый из которых образован счетчиками 20 и

21 импульсов и схемой 22 совпадения.

Один из каналов своим выходом подключен к счетчику 23 адресов генератора 2 произвольных тестовых последовательностей (фиг.3), другойк программируемому счетчику 8 импульсов, остальные каналы подсоединены к многоканальному блоку 7 формирования временных диаграмм.

ОЗУ 13 предназначено для хранения информации (программы контроля соответствующей БИС) и передачи этой информации через устройство 14 со-. гласования в блоки 2-10, 12 устройства, ОЗУ 13 выполнено на регистрах памяти (микросхемы К565РУ1).

Устройство 14 согласования представляет собой стандартные канальные приемо-передающие устройства с де1205083

35 шифраторами (микросхемы серии

К559ИП).

Многоканальный программируемый генератор импульсов, образованный узлами 17-22, служит для формирования управляющих, тактовых и синхронизирующих импульсов для блоков 2, 7 и 8 устройства в зависимости от программы контроля, записанной в

ОЗУ 13 блока 1 управления. Число 10 каналов определяется необходимым количеством фаз, тактовых и синхронизирующих импульсов, в указанном случае равно 12.

Узлы 18-22 многоканального программируемого генератора импульсов выполнены на микросхемах серий 155, 500, 1500.

Генератор 2 произвольных тестовых последовательностей служит для формирования импульсной последовательности с заданным посредством блока 1 управления чередованием логических единиц и нулей, т.е. требуемого теста для проверки опреде- 25 ленной функции контролируемой БИС.

Длина теста определяется объемом проверки функции БИС. Генератор 2 произвольных тестовых последовательностей содержит счетчик 23 адресов, регистр 24 временного хранения адреса и ОЗУ 25, представляющее собой

80-канальную быстродействующую память, 64 канала которой предназначены для хранения и передачи информации на каждый вывод 64-выводной контролируемой БИС, а 16 каналов служат для хранения и передачи дополнительной (служебной) информации. Узлы генератора 2 произвольных тестовых последовательностей выполнены на микросхемах серий 500 и 1500.

Дискриминатор 4 блока 3 сопряжения служит для сравнения ожидаемой инфор- мации с реально получаемой (выходной информацией контролируемой БИС). Функциональная схема одного из каналов дискриминатора 4 показана на фиг.4.

Каждый из каналов дискриминатора 4 содержит цифроаналоговый преобразователь (ЦАП) 26, служащий для формирования (в соответствии с управляющей информацией, хранящейся в регистре

27) требуемых (заданных) уровней опорного напряжения (ожидаемой информации), аналоговый компаратор 28, 55 предназначенный для сравнения заданного уровня с амплитудой выходного сигнала контролируемой БИС, поступающего с выхода контактного устройства

5, и схему 29 совпадения, предназначенную для формирования сигнала результата контроля для блока 1 управления. В качестве ЦАП 26 прим нена микросхема К572ПА2, в качестве аналогового компаратора 28 — микросхема

К597СА1, регистр 27 и схема 29 совпадения выполнены на микросхемах серий 155.

Контактное устройство 5 блока 3 сопряжения предназначено для обеспечения подключения любого вывода контролируемой БИС к дискриминатору 4 и драйверу 6 (по сигналам из блока 1 управления) в режиме Контроль" и отключения от указанных узлов в режиме "Компенсация разброса". Контактное устройство 5 представляет собой управляемьп посредством блока 1 управления коммутатор — релейную матрицу, элементы которой выполнены на магнитоуправляемых контактах типа

КЭМ-2.

Драйвер 6 служит для формирования логических уровней "0" или "1", подаваемых на выводы контролируемой

БИС. Функциональная схема канала драйвера 6 изображена на фиг.5. Каждый из каналов драйвера 6 содержит регистр 30, предназначенный для вре— менного хранения информации о значениях логических уровней ("0" или "1"), ЦАП 31 и узел 32 формирования, выполненный на транспортных ключах, транзисторы КТ363, КТ368). Регистр

30 выполнен на микросхеме серии 155, ЦАП 31 — на микросхеме К572ПА2.

Многоканальный блок 7 формирования временных диаграмм предназначен для формирования требуемых фазовых соотношений сигналов, подаваемых на контролируемую БИС, путем смешивания заданной фазы, поступающей из блока 1 управления, с данными одного иэ 64 информационных каналов генератора 2 произвольных тестовых последовательностей. Пример выполнения одного из каналов блока 7 формирования временных диаграмм изображен на фиг.6. Каждый из каналов блока

7 имеет в своем составе регистр 33, предназначенный для временного хранения данных о временных параметрах формируемого импульса (задержки, длительности) и выполненный на микросхеме серии 155, мультиплексор

34, служащий для пропускания по командам с блока 1 управления сигналов

5 1205 заданной фазы на схему 35 совпадения, выполненную на логических элементах ИЛИ-НЕ. Узлы 34 и 35 многоканального блока 7 формирования временных диаграмм выполнены на микро- 5 схемах серии 1500 (1500 ИД 163, 1500 JIM 102) .

Программируемый счетчик 8 импульсов предназначен для формирования задержки строб-импульса с дискрет- 10 ностью, равной периоду опорного кварцевого генератора 17 блока 1 управления (8 нс) и выполнен на микросхемах серии 500.

Формирователь 9 задержки служит 15 для формирования эталонной задержки строб-импульса с дискретностью

Д = о = 0,1 нс и построен по широТоо ко известному стробоскопическому 2О принципу, основанному на применении генератора пилообразного напряжения и компаратора, сравнивающего мгновенное значение пилообразного напряжения и опорного уровня, измене- 25 ние которого изменяет задержку момента сравнения указанных напряжений и, следовательно, задержку выходного импульса компаратора, т ° е. всего формирователя 9 задержки.

ЗО паратора 37. Цифровые компараторы Зб и 37 в каждом из каналов многоканального компенсатора

10 предназначены для разрешения прохождения сигналов с многоканального блока 7 формирования временных диаграмм на узлы компенсатора 10 беэ

I

Компаратор 11 предназначен для сравнения опорного уровня и напряжения одного из каналов драйвера 6, 55 поступающего через коммутатор 12, в момент действия задержанного стробМногоканальный компенсатор 10 служит для выравнивания временных соотношений импульсов (временных диаграмм, формируемых драйвером

6 и многоканальным блоком 7 форьжрования временных диаграмм). Функциональная схема многоканального компенсатора изображена на фиг.7. Каждый иэ каналов компенсатора 10 имеет в своем составе цифровые компараторы Зб и 37, линию 38 калиброванных задержек, коммутаторы 39 и 40, схему

41 совпадения и регистр 42. Первый вход первого цифрового компаратора

36 образует первый вход соответствующего канала компенсатора 10, вторые, входы цифровых компараторов 36 и 37 соединены с первым выходом регистра

42, группа входов которого образует второй вход канала, а выход компаратора 37 — выход канала. Выход компаратора 36 соединен с входом линии

38 калиброванных задержек, и выходов которой раздельно подключены к зеркально объединенным входам и-входовых коммутаторов 39 и 40, т,е. первый выход лилии 38 калиброванных задержек подключен к 1-му и и-му вхо083 6 дам коммутаторов 39 и 40, второй выход линии 38 — к 2-му и и-1-входам коммутаторов 39 и 40 и т.д.

Количество п выходов линии калиброванных задержек и входов коммутатора определяется выражением n=T „ /Д, где Т вЂ” период рабочей частоты устройства, Д- дискретность программирования задержки, определяемая требуемой точностью контроля.

Поскольку в указанном случае период Т рабочей частоты устройства ра— вен 8 нс (i=125 МГц), дискретность Д программирования задержки составляет

1 нс (исходя из получения требуемой точности контроля + 1 нс). С учетом этого количество п выходов линии 38 калиброванных задержек и входов коммутаторов 39 и 40 выбирают равным

Т/Д=8/1=8. Тогда, как показано на фиг.7, первый вход коммутатора 39 соединен с 8-м входом коммутатора

40, второй вход — с 7-м, третий — с б-м и т.д. Вторые входы коммутаторов

39 и 40 соединены с второй группой выходов регистра 42, а выхоцы раздельно подключены к входам схемы 41 совпадения, выход которой соединен,с первым входом цифрового комизменения или с изменением полярности сигналов в зависимости от команд, приходящих с блока 1 управления.

Коммутаторы 39 и 40 представляют собой 8-канальные селекторы-мультиплексоры, предназначенные для передачи сигналов с выходов линии 38 калиброванных задержек на входы схемы 41 совпадения по сигналам управления, поступающим из блока 1 через регистр

42. Узлы многоканального компенсатора 10 выполнены на микросхемах серии

1500, имеющих задержку порядка 1 нс на один вентиль. импульса, поступающего с выхода формирователя 9 задержки. Комйаратор

11 выполнен на микросхеме К597СА1.

7 1?

Коммутатор 12 представляет собой компактную высокочастотную релейную матрицу, предназначенную для коммутации 64 выходов драйвера 6 на общий вход компаратора 11. В качестве элементов коммутатора 12 применены магнитоуправляемые контакты типа КЭМ-2.

Устройство работает следующим образом.

В

Контролируемую БИС размещают в контактном устройстве 5 блока 3 сопряжения. Оператор нажимает кнопку пуска (не показана), связанную с блоком 1 управления. По получении от кнопки пуска сигнала, фиксирующего наличие контролируемой БИС в контактном устройстве 5 блока 3 сопряжения, блок 1 управления вырабатывает сигнал, по которому осуществляется запись исходных данных (программ контроля) в узлы и блоки устройства.

Алгоритмы работы устройства (общий и в режиме "Компенсация .разброса" ) представлены на фиг.9 и 10.

Программирование осуществляется посредством регистров памяти, входящих в состав узлов и блоков устройства. В эти регистры заносится информация о требуемых параметрах соответствующего блока в каждом тесте испытания БИС. По командам с блока

1 управления эта информация меняется от теста к тесту. В регистр 18 заносится информация о значениях временных параметров импульсов (периоде, задержке и длительности) для многоканального программируемого генератора импульсов, входящего в состав блока 1 управления. В регистр

24 заносится адресная информация для счетчика 23 адресов, в ОЗУ 25 записывается информация в виде всевозможных кодовых последовательностей, которые необходимо подать через многоканальный блок 7 формирования временных диаграмм, компенсатор 10 и драйвер 6 на контролируемую БИС, размещенную в контактном устройстве

5 блока 3 сопряжения.

В регистр 27 дискриминатора 4 блока 3 сопряжения заносится вели;чина уровня ожидаемой информации для

ЦАП 26 (пороговые значения контроли-. руемой БИС), в контактное устройство

5 — информация о последовательности коммутации выводов контролируемой

БИС, в регистр 30 драйвера 6 — информация о значениях логических

05083 8

10

50 жаровней ("0" или "1") для ЦАП 31 В регистр 33 многоканального блока 7 формирования временных диаграмм заносятся данные о параметрах формируемого импульса, а в программируемый счетчик 8 импульсов и в формирователь

9 задержки — величины задержки и длительности эталонного импульса для привязки к нему по времени выходных импульсов, формируемых драйвером 6.

По окончании передачи программы контроля в узлы и блоки устройства в последнем реализуется режим "Компенсация разброса" (фиг.10).

В режиме "Компенсация разброса" импульсы из многоканального программируемого генератора импульсов блока

1 управления (фиг.8а) поступают на драйвер 6 блока 3 сопряжения, многоканальный блок 7 формирования временных диаграмм, многоканальный компенсатор 10 и, минуя контролируемую БИС в контактном устройстве 5, через коммутатор 12 проходят на компаратор 11, на другой вход которого с выхода формирователя 9 задержки поступают стробирующие импульсы, соответствующие началу и концу эталонного импульса.

За эталонный импульс условно принят сигнал, прошедший через канал, образованный блоком 7, компенсатором 10 и драйвером 6.

В эталонном импульсе значения задержек переднего и заднего фронтов равны среднему значению задержек фронтов всех каналов формирования драйвера 6. Эти значения определяются при настройке устройства. Стробирующие импульсы, проходя через программируемый счетчик 8 и формирователь 9 задержки (фиг.8,3). задерживаются на величину T n + t где и— э число импульсов, которое -необходимо подать на программируемый счетчик 8 импульсов до его заполнения значение задержки формирователя 9 задержки, которое может изменяться с дискретностью К.

В указанном случае К=1 нс, следовательно, задержка принимает значения от О до 7 нс.

Компенсация временных диаграмм каналов осуществляется последовательно, от канала к каналу, т.е. после того, как скомпенсирован первый канал, по команде с блока 1 управления устройство автоматически переключается на второй и последукнцие каналы, 1205083

10 число которых определяется количеством выводов контролируемой БИС (в указанном случае 64)..

Процесс выравнивания временной диаграммы каждого канала заключает5 ся в следующем (фиг.10). Если при прохождении импульса с многоканального блока 7 формирования временных диаграмм (через каждый конкретный ка- 10 нал) задержки его переднего и заднего фронтов отличаются от эталонных, что фиксируется цифровым компаратором 11, то многоканальный компенсатор 10 должен сделать их (задержки)

15 одинаковыми во всех каналах и равными задержкам эталонного импупьса.

Выравнивание фронтов по эталонному импульсу начинается с заднего фронта (перепад из "1" в "0") и дости20 гается подбором в многоканальном компенсаторе 10 требуемого отвода линии 38 калиброванных задержек (фиг ° 7.) с помощью коммутатора 39.

Перед началом компенсации разбросов временных диаграмм в коммутаторах

39 всех каналов компенсатора 10 включен первый, а в коммутаторах 40 восьмой входы, что соответствует величине задержки =0 нс линии 38 каГ 30 либрованных задержек. На управляющие (вторые) входы цифровых компараторов 36 и 37 через регистр 42 из блока 1 управления подается уровень

"0", при котором разрешается прохождение через компараторы 36 и 37 прямой, а не инвертируемой комбинации импульсов. Сравнение фронтов эталонного импульса, прошедшего через программируемый счетчик 8 импульсов и формирователь 9 задержки, и им40 пульса, сформированного многоканальным блоком 7 формирования временных диаграмм и прошедшего через многоканальный компенсатор 10, драйвер 6 и коммутатор 12, происходит в ком45 параторе 11. Сигнал результата сравнения с выхода последнего поступает через буферныи регистр 16 в блок i управления. Если выравнивания заднего фронта не достигнуто (фиг.86, момент времени t<, т.е. п=1), то посредством коммутаторов 39 и 40 компенсатора 10 включается следующий отвод линии 38 калиброванных задержек. При этом задний фронт импульса сдвигается на К, 2К, ЗК, ..., пК до тех пор, пока задний фронт импульса не совпадает со стробирующим импульсом, что означает окончание процесса выравнивания заднего фронта импульса (фиг.8,1-,, момент времени t„). Выбранный отвод линии 38 калиброванных задержек посредством коммутатора 39 остается включенным на все время измерения, удерживая задний фронт сформированного импульса на уровне эталонного.

После того как задний фронт выравнен по эталонному, устройство переходит к выравниванию переднего фронта импульса. При этом может оказаться, что сформированный импульс окажется шире (фиг.8,о) или уже (фиг.8,е) эталонного. В первом случае на компараторы 36 и 37 компенсатора 10 через регистр 42 с блока 1 управления по-прежнему подается уровень "0, при котором полярность сигналов на выходах компараторов 36 и 37 не меняется.

Процесс выравнивания переднего фронта сформированного импульса аналогичен процессу выравнивания заднего фронта с той лишь разницей, что выбор необходимого отвода линии 38 калиброванных задержек производится коммутатором 40, который, последовательно перебирая отводы линии 38 калиброванных задержек, сдвигает каждый раз передний фронт импульса на величину дискретности К до тех пор, пока не будет найден нужный отвод, который также остается включенным на все время измерения. Схема

41 совпадения осуществляет сложение импульсов с коммутаторов 39 и 40, в результате чего импульс на выходе компаратора 37, являющийся выходом канала компенсатора 10, имеет задержки переднего и заднего фронтов, равные эталонному (фиг.8,g). Этот импульс через драйвер 6 поступает на контролируемую БИС. Если имгульс оказался уже эталонного (фиг.8,е), то на компараторы 36 и 37 через регистр 42 компенсатора 10 с блока 1 управления поступает уровень "1", в результате чего полярность на выходах компараторов 36 и 37 меняется на противоположную, и сигнал на выходе компаратора 36 имеет вид, показанный на фиг.8,ж. Затем с помощью компараторов 39 и 40 происходит выравнивание сначала переднего (фиг.8,u), а затем заднего (фиг.8, k) фронтов импульсов. После сложения

1205083

)2 указанных импульсов на выходе схемы

41 совпадения формируется импульс отрицательной полярности (фиг.8,n), передний и задний фронты которого соответствуют эталонному. Компаратор

36 меняет полярность сформированного импульса на противоположную (фиг.8, Ш). Через драйвер 6 этот импульс поступает на контролируемую БИС. Диапазон регулирования обоих фронтов определяется максимальной задержкой .линии 38 калиброванных задержек (в укаэанном случае 8 нс), а дискретность регулирования зависит от выполнения линии 38 калиброванных задержек. Так, при использовании в качестве звеньев линии 38 микросхем типа 122 серии 1500 дискретность К регулирования задержки равна 2 нс.

По окончании процесса компенса— ции разброса временных диаграмм по команде "Контроль" поданной с блока 1 управления на узлы и блоки устройства, производится коммутация выводов контролируемой БИС посредством контактного устройства 5 блока

3 сопряжения, формирование кодовых последовательностей в виде заданных логических уровней "0" и "1" посред— ством генератора 2 произвольных тестовых последовательностей, формирование логических уровней кодовых последовательностей посредством драйвера 6 с предварительно скомпенсированными временными диаграммами; сравнение реально получаемой информации с ожидаемой и выдача результатов сравнения в ОЗУ 13 блока 1 управления посредством дискриминатора

4 блока 3 сопряжения.

Формула изобретения

1. Устройство для автоматического контроля больших интегральных схем, содержащее блок управления, блок сопряжения, многоканальный блок формирования временных диаграмм, причем первый вход блока управления соединен с первым выходом блока сопряжения, первая группа выхсдов — с первыми группами входов многоканаль-, ного блока формирования временных диаграмм и блока сопряжения, о т л ич а ю щ е е с я тем, что, с целью повышения достоверности контроля за счет выравнивания временных диаграмм каналов, в него введены программируемый счетчик импульсов, формирователь задержки, генератор произвольных тестовых последовательностей, компаратор, коммутатор, многоканальный компенсатор, первая группа входов которого соединена с выходами многоканального блока формирования временных диаграмм, вторая группа

)0 входов — с первой группой выходов блока управления, а выходы — с второй группой входов блока сопряжения, вторая группа выходов которого соединена с первой группой входов комму15 татора, вторая группа входов которого соединена с первой группой выходов блока управления, а выход — с первым входом компаратора, выход Которого соединен с вторым входом бло20 ка управления, а второй вход — с выходом формирователя задержки, первые входы которого соединены с первой группой выходов блока управления и первыми входами программируемого счетчика импульсов, второй вход — с выходом программируемого счетчика импульсов, второй вход которого соединен с соответствующим выходом второй группы выходов блока управления, вторая группа ьходов многоканального блока формирования временных диаграмм соединена с второй группой выходов блока управления, третья группа входов — с первой группой выходов генератора произвольных тестовых после35 довательностей, второй вход которого соединен с третьим выходом блока управления, третья группа входов — с первой группой выходов блока управле40 ния а группа выходов — с третьей группой входов блока сопряжения.

2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что каждый иэ каналов компенсатора состоит из регистра, двух и -входовых компарато45 ров линии калиброванных задержек, имеющей и выходов, схемы совпадения и двух цифровых компараторов, причем первый вход первого компаратора соединен с первым входом канала, вто50 рой вход первого цифрового компаратора и первый ьход второго цифрового компаратора соединены с первым выходом регистра, входы которого соединечы с вторым входом канала, выход второго цифрового компаратора соединен с выходом канала, выход первого цифрового компаратора соещ нен с входом линии калиброванных з дер13 1гОЗО жек, выходы которой раздельно подключены к зеркально объединенным первым входам коммутаторов, вторые входы которых соединены с группой выходов регистра, а выходы соединены с первым и вторым входами схемы совпадения,.соединенной своим выходом с вторым входом второго цифрового компаратора.

3. Устройство по п.1, о т л и ч а- 10 ю щ е е с я тем, что блок управления содержит оперативное запоминающее устройство, блок согласования, блок сравнения, буферный регистр и многоканальный программируемый генератор 15 импульсов, выходы которого соединены с первой группой выходов блока, вто83 14 рая группа выходов которого соединена с входами многоканального программируемого генератора импульсов и с выходами блока согласования, входы которого соединены с первой группой выходов оперативного запоминающего устройства, второй выход которого соединен с первым входом блока сравнения, второй вход которого соединен с выходом буферного регистра, выход блока сравнения соединен с первым входом оперативного запоминающего устройства, второй вход которого соединен с первым входом блока, входывыходы — с входами-выходами блока, вход буферного регистра соединен с вторым входом блока.

1205083

Ут Аскриничтл

1205083

1205083

Фиг.7

1205083

1205083 чака

Зонеселце кгаЪкгг йщиыг Ф=б

Р ) конок с le «юннутолюрп

Гкодглючаепго к коипарапгюру 11

nг б Я бч

Пггб аккгочагожя п =1л+1),nz (ne 1) пг сроблибаепгся с предельным значением лг сробнибоепся с предечнын,речением лгг1

ni <д югЭ1 .

nem акнлкгел ся пг =(пг+ 1) бкк/очаелсЯ nz = (пг - 1) )гонец коипе саггии разброса

if-oar камгке

Конец компенсации разброса Юсег ка на.араб

Фиг О

Составитель Н.Помякшева

Редактор А.Лежнина Техред Л.Микеш Корректор, М. Демчик

Заказ 8524/48 Тираж 747. Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5 филиал ППП "Патент", r.Óæãoðoä, ул.Проектная, 4 зреигаепгся прокогк ние спгпй через лонлараглори Я,37 без илберсглг 6ключоются гг 1, пг = а

n)ргб л к е, сробкябомлся c ждекы ыгкг я, бч кения>пю

ЯсЩгиа огронпг срабнибаатся c эпга голом - в лие аю О"

Лй2=1

))ередпмй. щроюгг сраблидаелгся с лаосом

О) )голусггелгся "1

kate гкг печавь оообигению (о гЬгоЖ за границы Юаггазолчг к4лчnencamapa ) .

Разрвиаепкя прогаж ение сиггюпа через коипараглоры 36,37 с илберсивй

Передний сррон п. сраднибаепгся с зпкгланои

Покуаюлся д"