Интерполятор

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК ш 4 G 06 F 15/353

ОПИСАНИЕ ИЗОБРЕТЕНИЯ И

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3757014/24 — 24 (22) 21.06.84 (46) 23.01.86.Бюл. 11 - 3 (71) Рязанский радиотехнический институт (72) А.З.Венедиктов, В.Н.Соломаха и А.Г.Шевяков (53) 681.325(088.8) (56) Авторское свидетельство СССР

Р 763879, кл. G 06 F 1/02, 1978.

Авторское свидетельство СССР

9 942040, кл. G 06 F 15/353, 1980. (54)(57) ИНТЕРПОЛЯТОР, содержащий сумматор, первый, второй и третий регистре., первый и второй счетчики, блок микропрограммного управления и блок памяти, причем выход переполнения первого счетчика подключен к синхровходу второго счетчика, первые группы информационных выходов обоих счетчиков подключены к первой и второй группам адресного входа блока памяти, выход блока памяти подключен к информационным входам первого и второго регистров и информационному входу сумматора, выход сумматора является выходом результата устройства и соединен с информационным входом блока памяти, вход пуска и тактовый вход блока микропрограммного управления являются соответствующими входами интерполятора, тактовый выход блока микропрограммного управления соединен с синхровходом первого счетчика, первый, второй и третий выходы блока микропрограммного

ÄÄSUÄÄ 1206805 A управления соединены с входами разрешения записи первого, второго и третьего регистров соответственно, третий и четвертый выходы блока микропрограммного управления подключены к входам обратного счета первого и второго счетчиков соответственно, пятый и шестой выходы блока микропрограммного управления подключены к входу записи блока памяти и разрешающему входу сумматора, о т л и ч аю шийся тем, что, с целью повышения точности интерполирования функции двух переменных, в него введены блок сравнения, четвертый регистр, коммутатор, причем вторые группы информационных выходов первого и второго счетчиков подключены к информационным входам блока сравнения, вход .стробирования блока сравнения соединен с выходом старшего разряда первого регистра, а выход блока сравнения соединен с первым управляющим входом коммутатора,.информационные входы которого подключены к выходам первого и второго регистров, выход коммутатора подключен к информационному входу сумматора, вход разрешения записи четвертого регистра подключен к седьмому выходу блока управления, первая и вторая группы входов условий перехода блока микропрограммного управления соединена с вторыми группами информационных выходов первого и второго счетчиков соответственно.

1206805

Изобретение относится к вычислительной технике, автоматике и телемеханике и может быть использовано в качестве задающих устройств при ск =ниравании двумер«тых функции, устройств линеаризации характеристик двухкя.нальных измери-..ельных греобразователей развертывающего типа и т, и., Цель и"-.ooðåòå«Ièÿ — повь:шение точности интерполирования поверхностей,, зада птых функциями двух переменных U узловых точках с равномерньтм разбие«тием их области определения.

На фиг„1 представлена схема инTPpIloJI«ITopB HB фиг . 2 — микрапрОГ-. рамма функционирования интерполято— ра; на фиг.3 — блок микропрограммного управ, пения; на фиг.4 -- блок сравнения, вариант ттостроения, на фиг,5 — распределение памяти интерполятора; на фиг.б — расположение плоских треугольниксв íà ij ì квадрВТЕ. разбиения области опрецеления функции, два варианта; на фиг.7 построение счетчика аргумента CrX (Cr7) вгриант, на фиг.8 — временная,циаграмма работы блока управлсния, на фиг.9 — комбинационная схема блока управления„

Интерполятор поверхности соцержит блок 1 микропрограммного управления, сумматор 2, коммутатор 3, ре— гистры 4-7т блок 8 сравнения, блок

9 памяти, счетчики 10 и, 11, В состав блока 1 управления (фиг,3) входят элемент ИЛИ 12, два триггера 13 и 14, которые совместно с элементами И 15 и 16 обеснечивятют работу распределителей сигналов 17-20, пос-. ðîåí.íûõ по схеме с-Ieтчик (CII, — дешифратор i,ДШ, . Первый из распределителей предназначен для формирования состояний а„ авто— мята, второй — состояний Ь„. Состояния а, и b» пешифр-.òîðîâ и освeqoк мительньте сигналы х.= п-1, х;=п-2, х; =О, х-х;=О, У, =tl-1 ! поступают на шифратор 21 блока упрявления. Как следует из микропрограммы (фиг.2), при состоянии а„. (1т формируются управляющие сигналы,. С ) у и у причем, так как у, не фор 9 мируется ни при каком другом состоянии распределителей сигналов (я, или

Ь ), то вход а„ -непосредственно подается на выход УС { у,„) ., !тнапоги г" на фармуют ся У(, у,, у, у, 7 т 9 ь 9

У У1, Утq

Схема блока 8 сравнения {фиг.4) содержит схему 22 сравнения, сумматор 23, элементы HI! 24 и 255, Вариант построения счетчика 10 (фиг.7а) содержит счетчик 26, .элемент И (И 27, элемент И 28, реверсивньп-. с ет-«ик 29. элементы V. 30-33.

13 Вариант построения счетчика 11 (фиг,7б) содержит счетчик 33, эле-мент ИЛИ 34, реверсивный счетчик 35, триггер 36, элемент И 37.

11{ифратор 71 (фиг,9) содержит эле15 менты ИЛИ 38--41, элементы И 42-47, эттементы ИЛИ 48-59, Работа интерполятора происходит следующим образом.

Б янтерполяторе реализуется кусоч2i3 но-плоскостная аппроксиьтация (КПА), в соответствии с которой заданная поверхнОсть HB каждом 1. ) M квадрате разбиения области определения функций f (x,y) заменяется двумя плоски25 ми треугольными поверхностями (фиг. б a,б).

Рясполажение этих треугольников вь бирается так, чтобы обеспечить наилучвтее из двух возможных вариантов

"-.(1 (фиг. б а, б), при ближение годобласти

Ориентапия диагонали А „являющейся следом линии пересечения треугольников, обозначается соотьетствующими признаками А;1 -(0,!"1, которые вмес "e с параметрами аппроксимации

3. т запоминаются в памяти устройства.

Например, вариант о, (фиг, б) позволяет при данных ординатах

Zi I 21,1 2 1 2{+1).i т1 более точно по сравнению с прототи4. пом приближать выпуклые учас.тки поверхности, а вариант а — вогнутые.

На фиг. б обозначе«тия 5, и 6„„„— погрешности аппроксимапии подобластии Ц с помощью кус оч« os èí ейно = аппроксимации (прототип) и кусочноплоскостной (предлагаемое устройство)

При КПА значение производной в те---ение времени развертывания функции внутри ij — го квадрата разбиения об,i:асти ее существования определяется наклоном соответствующего треугольника и может быть записано для случая.„ пока=,àííîãî на фиг.ба, как ,II 2 (Х,у) = (С1(7;+ ),,)-;7 j / — И (+1 1-11

ГДе 4 — ОПНРаЦИЯ HJIM т, фУнкттия ЛОГИческого выбора) з

1206805 4

С = 0, при (х-х; }c(y — yj); ников 1) -го кавдрата разбие (1, при (х х )>(у — у)) ния.

2 — шаг аппроксимации, Для случая, показанного на и задает принадлежность точки с ко- фиг.6 б, выражение производной п ординатами х и у одному из треуголь- 5 х имеет вид

Д Z (X, Y) = (С,(Z.;„, „. -Z.;;)VC,(Z;„;„- ;,„)j(a;

С = 1 е л 1 — 1(.у- )

О, если (х х МУ-У ) и учитывая, что рассмотренные случаи расположения треугольников разли1, е л (1) (У ) чаются соответствующим значением

Вводя обо

Вво я обозначения t0 признака А -(0, 1) получаем общее

5>jj Z j+q,j Zjj1 j1+1 выражение для вычисления значения производной на ij-ì квадрате раз= Z. -Z

i+ r, i+1 1,,) 1 биения.

Ч A jj C 5< ijl 2 х

O,если (x — x;)c (A jÄ(Ч-У„. гдeC=

1,если (х-х;) >(4;;(y-Ч,) у

35

° Это выражение и. положено в основу реализации устройства.

Управление процессом построчного развертывания осуществляется с по2! мощью последовательно включенных счетчиков аргументов С 10 и 11, младшие разряды которых фиксируют величины (х-х)) и (у — yj) соответственно, а старшие — коды номеров квадратов разбиения ij (х; и у; ).

Формирование значения С g 0,)j осуществляется с помощью блока 8 сравнения, к входам схемы 22 сравнения подключается код (х-х;)-и прямой или дополнительный код (у—

y> ) . Формирование дополнительного кода (у-у„)д„=у„.,1 в у осуществляется с помощью сумматора 23, к которому в зависимости от признака A;j подключается прямой или обратный (ин— версный ) код у-у„ . Кроме того, на вход переноса младшего разряда сумматора 23 подключается блок 1 в случае формирования дополнительного кода.

На фиг.5 показано распределение блока 9 памяти. В ячейках, адреса которых задаются значениями х;,у„, хранятся: Z начальное значение функций; и Е;„ — величины прираще- 50 ний для построчного развертывания

f(õ,у); АЕ„ — величины приращений для вычисления значений функции в начале каждой строки; Е с — ячейка для хранения текущего значения функ- 55 ции в начале строки.

Функционирование устройства осуществляется по сигналам у — у„ блока 1 управления (фиг.31 в соответствии с микропрограммой (фиг.2) .

В исходном состоянии (перед генерированием функции ) в сумматор 2 интерполятора из блока 9 памяти передается начальное значение функции

Z„ =f(x,,у ). Для этого блок управления по состоянию а, присваивает счетчикам 10 и 11 адрес ячейки памяти, где хранится значение Е. . Далее содержимое сумматора 2 передается в ячейку блока 9 памяти, где хранится текущее значение функции в начале строки (Е,„ ). Адрес этой ячейки задается с помощью дополнительного разряда счетчика 11 (состояния а„, а ).

Затем счетчик 10 обнуляется, в «четчике 11 сбрасывается дополнительный разряд и следует обращение к блоку

9 памяти за величинами 4 Z<,j и 6Z „+„ которые помещаются соответственно в регистры 6 и 7. Завершающим действием процесса подготовки к развертыванию является передача содержимого регистров 6 и 7 в регистры 4 и 5 соответственно и перевод интерполятора из режима подготовки в режим развертывания соответствующей строки поверхности. Это достигается с помощью триггеров управления 1 блока, первый иэ которых отключает первый распределитель, а второй включает второй, и, кроме того, подключает тактовую частоту F к входу счетчика 10 и управляющему входу сумматора 2. Таким образом, в счетчике 10 фиксируется из менение аргумента, а в сумматоре

2 к начальному значению Е начинают

1206805 прибавляться с частотой P приращения 6 Zo или QZq„ +, . За счет это го обеспечивается развертывание

f(x,у). Выбор одно из двух регистров 4 и 5, в которые занесены Ь Е 1 и Ь.Zo„,, осуществляется с помощью коммутатора 3 и блока 8 сравнения в соответствии с выражением Itl, При этом значение признака А;„ хранится в дополнительном разряде вместе с приращением Л Z;„ и после выборки его из блока 9 памяти будет находиться в дополнительном разряде регистра 4. Содержимое этого разряда и подключается ко входам блока 8 сравнения и коммутатора 3.

Параллельно с развертывачием

f(õ,у) íà i — м интервале разбиения по

Х обеспечивается чтение приращений

gZ; ; и llZ,„ „„ ò.е, для следую 3, t щего интервала, которые помещаются в регистры 6 и 7.

При появлении импульса переполнения (СЧХ вЂ” Х; =О) анализируются условия (СЧХ; y(0) Л (СЧХ; ф п-2) — соответствующее переходу на следующий интервал разбиения no X . В этом случае содержимое регистров 6 и 7 передается в регистры 4 и 5, а процесс развертывания и выборки приращений для следующего интервала разбиения по продолжается; (СчХ; ф О) A,(СчХ;) =n-2) — соответствующее переходу на последний интервал разбиения по М „ Действия аналогичны предыдущему случаю, за исключением того, что. в регистр 6 помещается приращение 5 Z>, а на входе БП устанавливается адрес ординаты Z> (Сч У(,Д1:=1 (СчХ; =О) h, (СчУ; ф и-1) — соответствующее переходу к развертыванию следующей строки. Для этого в СМ2 записывается иэ блока 9 памяти Z, в регистр 4 содержимое регистра 6 (Е,;), осуществляется вычисление

I нового значения функции в начале сле2О дующей строки (состояние a„j и за-. пись нового значения Z> в БП 9 (состояние а ). Далее повторяются действия по выбору приращений hZ q и hZ + (состояния а>, а и пере—

2. > ход к началу развертывания следующей строки (состояние а ); (СчХ; ф 01(Счу;) =и-1) — соответствующее окончанию развертывания поу11 верхности. В этом случае работа устройства заканчивается.

1206805

% VeЬь Уи

4 иг.1

1 206805

1206805

/ !

1206805

1 206805

3 .

И

11

:й

120б805

>z

П

Составитель В.Сорин

Редактор П. Коссей Техред Т.Дубинчак Корректор В. Бутяга

Закаэ 8715/51 Тираж 673 Подписное

ВНИИПИ 1"осударственного комитета СССР па делам иэобретений и открь тий

113035, Москва„ Ж-35, Раутская наб,, д.4/5

Филиал ППП "Патент", г.Ужгород,ул.Проектная, 4