Запоминающее устройство

 

Изобретение относится к области вычислительной техники и может быть использовано в устройствах факсимильной аппаратуры. Изобретение позволяет уменьшить потребляемую запоминающим устройством мощность. Снижение потребляемой мощности достигается отключением питания от запоминающего , устройства в том случае, когда в нем отсутствует информация. Устройство содержит блок памяти, ключ, шину питания, триггеры, формирователи импульсов, шину Режим, элементы ИЛИ, элементы И, счетчик импульсов , дешифратор, тактовую шину. 3 ил. с

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСГ1УБЛИН

09) (11)

y1) g С 11 С 17/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ «22

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

hO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНЯТИЙ (21) 3778744/24-24 (22) 08.08.84 (46) 30.01.86. Бюл. У 4 (72) В.А.Лавров, И.П.Мартынник и О.П.Кзерницкий (53) 621.327.6(088.8) (56) Патент США Ф 3703710, .кл. 340-175, опублик. 1971.

Авторское свидетельство СССР, Р 522523, кл. С 1 1 С 11/34, 1974. (54) ЗАПОИИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к области вычислительной техники и может быть

Ф использовано в устройствах факсимильной аппаратуры. Изобретение позволяет уменьшить потребляемую запоминающим устройством мощность. Снижение потребляемой мощности достигается отключением питания от эапоминающего. устройства в том случае, когда в нем отсутствует информация. Устройство содержит блок памяти, ключ, шину питания, триггеры, формирователи импульсов, шину "Режим", элементы ИЛИ, элементы И, счетчик импульсов, дешифратор, тактовую шину. 3 ил.

1208583 2

35 а

Д

ИзобреТение относится к вычислительной технике и может быть использовано в запоминающих устройствах факсимильной аппаратуры при организации питания в системах сжатия информации.

Цель изобретения — уменьшение потребляемой мощности устройства.

На фиг. 1 изображена функциональная схема предлагаемого устройства; на фиг. 2 — пример структурной схемы подготовки запуска запоминающего устройства; на фиг. 3 — диаграмма работы запоминающего устройства.

Запоминающее устройство содержит блок 1 памяти, ключ 2, шину 3 питания, два триггера 4 и 5, два формирователя 6 и 7 импульсов, шину 8

"Режим", два элемента ИЛИ 9 и 10, четыре элемента И 11-14, счетчик 15 импульсов, дешифратор 16, триггер

17 и тактовую шину 18.

Схема подготовки запуска запоми- нающего устройства содержит триггер

19, элемент И 20 и кнопку 21 "Пуск", Запоминающее устройство работает в трех режимах записи (А), хранения (В) и считывания (С) при поступлении сигналов информации от белого, чер ного и смешанного полей (фиг. 3 а, сигнал на шине 8, фиг.. 35 — сигнал с первого выхода формирователя 6, фиг. 3  — сигнал второго выхода формирователя 6, фиг. 3 à — сигнал на входе устройства, фиг. 3) — сигнал на выходе устройства, фиг. 36 — сигнал на выходе формирователя 7, фиг. 3 ж — сигнал на втором выходе триггера 5, фиг. 3 — сигнал на выходе ключа 2) °

Шина 3 через ключ 2 подключена к первому. входу блока 1. Вход устройства подключен к второму входу блока

1. Шина 8 подключена к второму входу элемента И 13, входу формирователя 6, третьему входу блока 1 и первому входу элемента ИЛИ 9, выход которого соединен с вторым входом ключа 2 ° Выход элемента И 13 через формирователь 7 и первый вход элемента И 14 подключен к первому входу триггера 5, к второму входу которого подключен первый выход формирователя 6 и второй вход триггера 4, выход которого соединен с первым входом элемента И 12. Первый выход триггера 5 подключен к его третьему входу и к второму входу элемента

И 12, а второй выход — к первому входу элемента И 11 и второму входу

I элемента ИЛИ 9, выход которого подключен к второму входу ключа 2. Выход

Ф блока 1 подключен к второму входу элемента И 11 а выходы элементов И

11 и 12 подключены к входам элемента ИЛИ 10, выход которого является выходом устройства, второй выход формирователя Ь подключен к второму входу элемента И 14. Шина 8 подключена к выходу триггера 17, шина 18— к первому входу счетчика 15, выходы которого подключены к адресным входам блока 1 и входам дешифратора 16, выход которого подключен к сбросовому входу счетчика 15 и счетному входу триггера 17.

В схему подготовки запуска (фиг. Зг) кнопка 21 "Пуск" подключена к второму (сбросовому) входу триггера 17 и первому входу триггера l9 к второму входу которого подключен выход дешифратора 16.

Выход триггера 17 подключен к элементу И 20, к выходу которого через второй вход подключен выход запоминающего устройства. Выход триггера

19 является внешним выходом устройства подготовки запуска.

Запоминающее устройство работает следующим образом.

При кратковременном нажатии кнопки 21 "Пуск" триггеры 17 и 19 устанавливаются в состояние "01 . При этом сигналом с триггера 19 блокируется элемент И 20 и соответственно выход запоминающего устройства. Кроме того, с выхода триггера 19 сигнал поступает на выход схемы запуска.

При этом на тактовую шину 18 поступают импульсы> например, с повышенной частотой и счетчик 15 устанавливается в состояние, при котором срабатывает дешифратор 16, опрокидывающий триггеры 17 и 19. Выход запоминающего устройства деблокируется, а сигнал логической "1" на внеш1нем выходе схемы подготовки запуска информирует внешнее устройство управления о возможности работы. Например, о возможности начала движения считывающей головки вдоль строки текста в факсимильном передатчике.

При этом информация со считывающей головки поступает на вход запоминающего устройства и в каждом такте движения заносится в соответствующую ячейку памяти блока 1, Период следования тактовых импульсов на шине 18

1208583

40 формула изобретения определяется устройством управления движением головки считывания.

Сигнал с выхода триггера 17 после опрокидывания является сигналом записи. С началом -сигнала записи 5 на шине 8 формирователь 6 формирует импульс фронта, сбрасывающий триггер

5 в исходное состояние, и в качестве тактового сигнала записывающий информацию по второму входу в триг- 10

rep 4.

В режиме считывания по разрешению внешнего устройства по шине 18 с задаваемым периодом появляются тактовые импульсы. По разрешению сигнала 15 на шине 8 информация с входа устройства через элемент И 13 и формирователь 7, формирующий короткие импульсы фронта и среза, проходит на первый вход, например, триггера 5. 20

Кроме того, сигнал на шине 8 на протяжении интервала записи открывает через элемент ИЛИ 9 ключ 2 и питание с шины 3 поступает на блок 1.

При отсутствии Во время интервала 25 записи импульсных сигналов (т.е. при постоянном потенциале входной информ.- ции) импульсы на выходе формирователя 7 отсутствуют, триггер 5 не опрокидывается и с окончанием 30 сигнала записи на шине 8 ключ 2 закрывается через элемент ИЛИ 9.

Питание в блок 1 не поступает до начала нового сигнала записи. При этом в режимах хранения и считывания

35 информация, записанная в триггере 4, поступает по разрешению с первого выхода, например, инверсного триггера

5 через элементы И 12 и ИЛИ 10 на выход устройства.

При наличии импульсной информации на входе устройства в течении интервала записи с формирователя 7 поступают короткие импульсы фронта и среза и первый же импульс через элемент И

14 опрокидывает триггер 5 (например, RS-триггер). При этом сигнал с второго выхода триггера 5 через элемент

ИЛИ 9 разрешает прохождение питания с шины 3 через ключ 2 в блок 1 и пос50 ле окончания интервала записи. Кроме того, этот сигнал разрешает по первому входу элемента И 11 прохождение информации с выхода блока 1 через второй вход элемента И 11 и через элемент ИЛИ 10 на выход устройства.

Инверсный сигнал с первого выхода триггера запрещает прохождение информации с выхода триггера 4. Элемент И 14 защищает триггер 5 от ложного опрокидывания по фронту управляющего сигнала с шины 8 °

Смена адресов в блоке 1 производится по изменению кода с выхода двоичного счетчика 15, который меняется с поступлением каждого тактового импульса.

После поступления заданного количества тактовых импульсов (например, в режиме записи), т.е. после заполнения всех ячеек блока 1, срабатывает дешифратор 16, который переводит триггер 17 в режим считывания, и сбрасывает счетчик 15 в нулевое состояние. При этом сигналом с дешифрато ра 16 соседний блок памяти или внешнее управляющее устройство (не показаны) информируются о заполнении олока 1 и его переходе в режим считывания. Режим хранения характеризуется отсутствием импульсов на шине 18.

В режиме считывания по разрешению внешнего устройства на шине 18 с задаваемым периодом появляются тактовые импульсы и происходит процесс считывания информации. При этом адресация ячеек памяти блока 1 происходит аналогично процессу записи, т.е. по коду со счетчика 15. После перебора всех ячеек счетчика 15 срабатывает дешифратор 16 и сигнал с его выхода возвращает триггер 17 в режим записи, обнуляет счетчик 15 и информирует внешние устройства о переходе блока 1 в режим записи.

Затем процесс повторяется. !

Таким образом, в предлагаемом устройстве (при отсутствии импульсной информации в течении интервала записи) потенциал входной информации записывается и хранится в одноразрядном регистре памяти (триггере 4), а питание блока памяти в режимах хранения и считывания отключается, чем снимается потребление мощности.

Запоминающее устройство, содержащее блок памяти, первый вход которого соединен с выходом ключа, первый вход которого является входом питания устройства, первый, второй и третий элементы И, причем выходы второго и третьего элементов И соединены с соответствующими входами пер583 ф импульсов соединен с первым входом четвертого элемента И, выход которого соединен с первым входом второго триггера, второй вход которого соединен с первым выходом первого формирователя импульсов и вторым входом первого триггера, выход которого соединен с первым входом второго элемента И, первый выход второго триггера подключен к второму входу второго элемента И, а второй выходк первому входу третьего элемента

И и к второму входу второго элемента ИЛИ, выход блока памяти подключен к второму входу третьего элемента И, а второй выход первого формирователя импульсов соединен с вторым входом четвертого элемента И.

1208

% вого элемента ИЛИ, о т л и ч а ю— щ е е с я тем, что, с целью уменьшения потребляемой мощности, оно содержит первый и второй триггеры, первый и второй формирователи импульсов

У 5 второи элемент ИЛИ и четвертый элемент И, причем второй вход блока памяти соединен с первым входом первого триггера, первым входом первого элемента И и является первым входом устроиства, второй вход пер10 вого элемента И соединен с входом первого формирователя импульсов, третьим входом блока памяти; первым входом второго элемента ИЛИ и является управляющим входом устройства, второй вход ключа соединен с выходом . второго элемента ИЛИ, выход первого элемента И через второй формирователь

1208583 баглае пале

Черное тпрр

О ишаннпя инщориация

Составитель Г.Бородин

Техред ЛЛикеш Корректор Е. Сирохман

Редактор А.Ревин

Филиал ППП "Патент", г,ужгород, ул,Проектная, 4

Заказ 293/59 тир -, 544 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5