Умножитель частоты следования импульсов

 

Изобретение относится к импульсной технике и может быть использовано в измерительных преобразователях , например, угла поворота вала в код. Целью изобретения является повышение статической точности. Умножитель содержит входную шину 1 и соединенные последовательно дискриминатор (D) 2, интегратор 3, управляемый генератор 4 импульсов, шину 5 логической 1,инвертор 10, формирователь 11 одиночного импульса и дешифратор 12. Выход генератора 4 соединен с выходной шиной 6 и первым входом элемента И 7. Выход этого элемента соединен со счетным входом счетчика 8 импульсов. Формирователь 11 может содержать первый и второй D-триггеры. D 2 содержит D-триггеры, элементы И-НЕ, транзисторы, диоды и инвгртор. Дпя нормальной работы умножителя длительность импульсов тока положительной и отрицательной полярности на выходе D 2 в установившемся режиме целесообразно устанавливать равной. Введение нульоргана 9, инвертора 10, формирователя 11 одиночного импульса, дешифратора 12 и образование новых связей между элементами устройства позволяет обеспечить апериодический закон регулирования. 1 3 п. ф-лы. 2 ил. (О С .Ю О 1C ел

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

09) (И) ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3797855/24-21 (22) 13.08.84 (46) 07.02.86. Бюл. № 5 (72) А.M. Шикунов (53) 621.374.4 (088.8) (56) Авторское свидетельство СССР № 1056372, кл. Н 03 К 5/156, 29,12.81.

Авторское свидетельство СССР

¹ 712971, кл. Н 03 В 19/10, . 17.07.78. емый генератор 4 импульсов, шину 5 логической н1",инвертор 10, формирователь ll одиночного импульса и дешифратор 12. Выход генератора 4 соединен с выходной шиной 6 и первым входом элемента И 7. Выход этого элемента соединен со счетным входом счетчика 8 импульсов. Формирователь

11 может содержать первый и второй

D-триггеры. D 2 содержит D-триггеры, элементы И-НЕ, транзисторы, диоды и инвертор. Для нормальной работы умножителя длительность импульсов тока положительной и отрицательной полярности на выходе Э 2 в установившемся режиме целесообразно устанавливать равной. Введение нульоргана 9, инвертора 10, формирователя 11 одиночного импульса, дешифратора 12 и образование новых связей между элементами устройства позволяет обеспечить апериодический закон регулирования. 1 3 п, ф-лы. 2 ил. (54) УИНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ

ИМПУЛЬСОВ (57)Изобретение относится к импульсной технике и может быть использовано в измерительных преобразователях, например, угла поворота вала в код. Целью изобретения является повышение статической точности. Ум-. ножитель содержит входную шину 1 и соединенные последовательно дискриминатор (D) 2, интегратор 3, управляФ

° °

° (51) 4 Н 03 К 5/156

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

° . jg/

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

1210215

Изобретение относится к импульс-. ной технике и может быть использова-на в измерительных преобразователях, например, угла поворота вала в код.

Цель изобретения — повышение статической точности путем обеспечения апериодического закона регулирования, На фиг. 1 приведена электрическая структурная схема умножителя частоты следования импульсов; на фиг, 2 дискриминатор (фазовый), входящий в умножитель частоты следования импульсов.

Устройство содержит входную шину

1 и соединенные последовательна дискриминатор 2, интегратор 3, управляемый генератор 4 импульсов, шину 5 логическои "1", выход генератора 4 соединен с Выходной ниной б и с первым входом. элемента И 7, выход которого соединен с счетным входам счетчика 8 импульсов, нуль-орган 9, инвертор 10, формирователь 11 одиночного импульса и дешифратор 12, выход которого соединен с первым входам дискриминатора 2 и с вторым входом элемента И 7, входы — с соответствующими выходами счетчика 8 импульсов, вход сброса которого соединен с прямым выходом формирователя 11 одиночнога импульса, инверсНЫЙ ВЫХОД I(OTOPOI О СОЕДИНЕН С ВТО рым входом дискриминатора 2,, третий вход которого соединен с выходной шиной б и с входом синхронизации формирователя 11 одиночного импульса, управляющий вход которого соединен с выходом инвертора 10 и с четвертым входом дискриминатора 2, пятый вход которого соединен с входом инвертора 10 и с выходом нуль органа 9, вход которого соединен

,с входной шиной 1, шина 5 логичес кой "1" соединена с входом логической "1" формирователя 11.

Формирователь 11 одиночного импульса может содержать первый 13 и второй 14 D-триггеры, прямой и инверсный выходы первого D-триггера

13 соединены соответственна с прямым и инверсным выходами формирова-, теля ll, вход синхронизации которого соединен с С-входом второго Dтриггера 14 и с H-входом первого

D-триггера 13, D-вход которого соединен .с Входам логической "1", Свход — с выходом второго D-триг:гера,, -вход которого соединен с уп,Г равляющим Входом формирователя 11.

Дискриминатор 2 содержит два 2— триггера 15 и 16, шесть элементов ИНЕ )7-22, два транзистора 23 и 24 различного типа проводимости, цва диода 25 и 26, четыре резистора 2730 и инвертор 31, причем 2 -входы первого 15 и второго 16 2 -тригге111 ров соединены с первым входом 32 дискриминатора 2 и с входом инвертора 31, выход которого соединен с первыми входами первого 17> второго

18 и третьего 19 элементов И-НЕ, 15 выход первого из которых — с первым входом четвертого элемента И-НЕ 20 второй вход которого соединен с инверсным выходом первого З -триггера

15,, -вход которого соединен с вто2С рым входом 33 дискриминатора 2 и с третьим входом четвертого элемента

И-НЕ 20, выход которого соединен с первым входом пятого элемента И-НЕ

21, выход которого через первый ре-.

25 зистор 27 — с шиной 34 положительного питания и непосредственно с эмиттером транзистора 23 р-г-р-типа, база которого через второй резистор

28 соединена с нулевой шиной 35, 30 коллектор — через третий резистор

29 с шиной 36 отрицательного питания и непосредственно с катодом первого диода 25, анод которого соединен с выходом 37 дискриминатора 2 и катодом второго диода 26, анод которого через четвертый резистор 30 с эмиттером транзистора 24 п-р-и-типа, коллектор которого соединен с шиной 34 положительного питания, база — с выходом шестого элемента ИНЕ 22, первый вход которого соединен с выходом второго элемента И-НЕ 18, ВтОрОи ВхОд KQTopoI О соединен с инверсным выходом второго З -триггера 16, прямой выход которого соединен с Вторым входом пятого элемента

И-НЕ, С-вход — с третьим входом 38 дискриминатора 2, четвертый вход 39 которого соединен с вторым входом о первого элемента И-НЕ 17 и с С-входом гервого 13 -триггера 15, пятый вход 40 дискриминатора 2 соединен с вторым входом тре-ьего элемента

И-HE 19, вьгход которого соединен с 5 вторым входом шестого элемента ИНЕ 22.

Устройство работает следующим образом.!

210215

Импульсы с выхода генератора 4 через элемент И 7 поступают на счет-, ный вход счетчика 8. При поступлении m импульсов, где m — коэффициент умножения устройства, на выходе дешифратора 12 формируется нулевой уровень, которым элемент И 7 закрывается, и поступление импульсов на счетный вход счетчика 8 прекращается

Входной синусоидальный сигнал, имеющий на шине 1, при помощи нульоргана 9 преобразуется в прямоугольный импульс, спадом которого из импульсной последовательности, поступающей на вход синхронизации формирователя 11 с выхода генератора 4, выделяется один полный импульс, следующий непосредственно за спадом вы% ходного импульса нуль-органа 9, которым счетчик 8 переводится в нулевое состояние.

Выходной сигнал дешифратора 12 фронтом каждого импульса с выхода генератора 4 с частотой f записывается 3 -триггер 16 и спадом импульса входной частоты f — в D -триггер

15. Обнуляется 33 -триггер 16 одновременно с обнулением счетчика 8.

Выходные сигналы дискриминатора

2 формируются при помощи элементов, входящих в него, а его выходные сигналы представляют собой импульсы тока соответствующего направления (полярности), которые поступают на вход интегратора 3, При нулевом уровне на выходе элемента 21 {на вход интегратора 3) через резистор 29 поступает ток отрицательной полярности.

При единичном уровне на выходе элемента 22 на вход интегратора 3 через резистор 30 поступает ток положительной полярности.

При единичном уровне на выходе элемента 21 и нулевом на выходе элемента 22 интегратор 3 находится в режиме хранения, т ° е. напряжение на его выходе постоянно и соответ-. ственно частота генератора 4 постоянна, В установившемся режиме, когда

f,t ä,è фазовый сдвиг между импульсами на выходах нуль-органа 9 и дешифратора 12 не превышает периода частоты f„, спад импульса частоты совпадает во времени с появленио ем на выходе дешифратора 12 нулевога уровня, и фронт импульса обнуления счетчика. 8 с прямого выхода формирователя 11 совпадает с фронтом счетного импульса с выхода элемента

И 7, который должен был бы перевести счетчик 8 в нулевое состояние. На выходе дискриминатора 2 в этом случае формируются два импульса положительной и отрицательной полярнос10 ти, суммарная длительность которых равна периоду частоты f генератоГ ра 4.

При. f а, < f спад импульса частотой f, приходит раньше, чем на вход счетчика 8 поступит m счетных импульсов, и на выходе дискриминатора формируется отрицательный импульс тока длительностью от 0 5 до

1,5 периода частоты

20 При Гг/1п v f фазовый сдвиг между этими импульсами становится больше периода частоты f и на вьгсоде г дискриминатора 2 формируется положительный импульс тока, длительность

25 которого совпадает с длительностью выходного импульса дешифратора 12, Для обеспечения апериодичности выхода частоты генератора 4 на номинальное значение амплитуда импульсов

30 тока на выходе дискриминатора 2 должна быть определена по формуле

35 где f — номинальное значение частоты генератора 4;

С вЂ” емкость конденсатора интегратора 3;

m — коэффициент деления счетчи40 ка 8; к — крутизна регулировочной характеристики генератора 4 в зоне номинального значения выходной частоты.

4> Длительность импульсов тока положительной и отрицательной полярнос- ти на выходе дискриминатора 2 в установившемся режиме целесообразно установить равной, для чего необхо50 димо регулировкой величины сопротивлений резисторов 29 и 30 совместить спад импульса входной частоты со спадом импульса с выхода генератора 4.

55 Формула изобретения

1. Умножитель частоты следования импульсов, содержащий входную шину

12102

f5

30

Заказ S31/59

Подписное

ВНИИПИ

1 ираж 818 и соедипенные последовательно дискриминатор, интегратор и управляемый генератор импульсов, выход которого соединен с выходной шиной и с первым входаи элемента И, выход которого соединен са счетным входом счетчика импульсов, отличающийся тем, что, с целью повышения статической точности путем обеспечения апериадическога закона регулирования, в него введены нуль-орган, инвертор, формирователь одиночного импульса и дешифратор, выход которого соединен с первым входом дискриминатора и с " òîðûì входом эл,:емента И, входы — с соответствующими выходами счетчика импульсов, вход сброса котарога саединен с прямым выходом формирователя одиночного импульса, инверсный выход которого соединен с BTopbIM входом дискриминатора, третий вход которого соединен с выходной шиной и с входом синхронизации формирователя одиночного импульса, управляющий вход катарага соединен с выходом инвертора и с четвертым входом дискриминатора, пятый вход которого соединен с входом инвертара и с выходом нуль-органа, вход которого соединен с входной шиной, 2. Умнажитель па и. 1 o f H: ч а ю шийся тем, чта дискрими, натор содержит два П -триггера, шесть "-леиентав И-НЕ, два транзистора различных типов проводимости, два диода, четыре резистора, инвер гор, причем 2 -входы первого и второго 11 -триггеров соединены с первым входам дискриминатора и с вхо- щ дои инвертара, выход которого соединен с первыми входами первого, вта15 Ь рого и третьего элементов И-НЕ, выход первого из которых соединен с первым входом четвертого элемента

И-НЕ, второй вход которого соединен с инверсным выходом первого 2-триггера, Й -вход которого соединен с вторым входам дискриминатора и с третьим входом четвертого элемента

И-НЕ, выход которого соединен с первым входом пятого элемента И-НЕ, выход которого соединен через первый резистор с шиной положительного напряжения питания и непосредственно с эииттерам транзистора р-п-р-типа, база которого через второй резистор соединена с нулевой шиной, коллектор — через третий резистор — с шиной отрицательного напряжения питания и непосредственно с катодом первого диода, анод которого соединен с выходом дискриминатора и с катодом второго диода, анод которого через четвертый резистор соединен с эмиттерои транзистора п-р-п-типа, коллектор которого соединен с шиной положительного напряжения питания, база — с выходом шестого элемента

И-НЕ, первый вход которого соединен с выходом второго элемента И-НЕ, второй вход которого соединен с инверсным выходом второго 2 -триггера, прямой выход которого соединен с вторым входом пятого элемента И-НЕ, С-вход — с третьим входом дискриминатора, четвертый вход которого соединен с вторым входом первого элемента И-HE и с С-входом первого D— триггера, пятый вход дискриминатора соединен с вторым входом третьего элемента И-НЕ, выход которого соединен с вторым входом шестого элемента И-НЕ.

Филиал ППП Патент", г.ужгород, ул.Проектная, 4