Многоканальный цифровой коррелятор

 

СО}03 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1 1 A (б1) g G 06 F 15/336 (21) 3678941/24-24 (22) 05. 11.83 (46) 15.02.86. Бюл. ¹ 6 (71) Ордена Ленина институт кибернетики им.В.М.Глушкова (72) В.П.Боюн и А.Н.Головин (53) 621.3(088.8) (56) Авторское свидетельство СССР

¹- 610117, кл. G 06 F 15/336, 1978.

Грибанов Ю.И., Веселова Г.П., Андреев В.Н. Автоматические цифровые корреляторы. M.: Энергия, 1971, с. 150. (54)(57) МНОГОКАНАЛЬНЫЙ ЦИФРОВОЙ

КОРРЕЛЯТОР, содержащий первый и второй аналого-цифровые преобразователи следящего типа, информационные входы которых являются соответственно первым и вторым информационными входами коррелятора, входы начальной установки аналого-цифровых преобразователей следящего типа объединены с входами начальной установки и-1 регистров задержки и являются входом запуска коррелятора, информационный вход i -го регистра задержки, где

<=2,...,п-1, подключен к выходу (i—

1)-го регистра задержки, информационный вход первого регистра задержки .подключен к информационному выходу второго аналого-цифрового преобразователя следящего типа, h +1 каналов, каждый из которых состоит из накапливающего сумматора, выход которого является соответствующим выходом коррелятора, входы начальной установки накапливающих сумматоров всех каналов объединены и подключены к входу начальной установки первого аналого-цифрового преобразователя следящего типа, блок управления, содержащий два счетчика, два элемента И, два триггера, элемент ИЛИ и генератор тактовых импульсов, первый выход которого соединен с первыми входами первого и второго элементов И, второй вход первого элемента И подключен к единичному выходу первого триггера, выход первого элемента И соединен с информационным входом первого счетчика, вход начальной установки которого объединен с единичным входом первого триггера, входом начальной установки второго счетчика и подключен к входу запуска коррелятора, выход переполнения первого счетчика соединен с нулевым входом первого триггера и с единичным входом второго триггера, нулевой вход которого подключен к выходу переполнения второго счетчика, выход второго триггера соединен с вторым входом второго элемента И и первым входом элемента ИЛИ, второй вход которого подключен к выходу первого триггера, выход второго элемента И соединен с информационным .входом второго счетчика, выход переполнения которого соединен с входами разрешения чтения накапливающих сумматоров всех каналов, тактовые входы накапливающих сумматоров всех каналов объединены и подключены к второму выходу генератора тактовых импульсов блока управления, первый . выход которого соединен с входами синхронизации аналого-цифровых преобразователей следящего типа и регистров задержки, управляющие входы первого и второго аналого-цифровых

1211753

15 преобразователей следящего типа соответственно подключены к выходу элем мента ИЛИ и выходу первого трйггера блока управления, о т л и ч а ю— шийся тем, что, с целью повышения быстродействия коррелятора, введен элемент задержки, а в каждый канал — преобразователь обратного кода, сумматор и регистр, причем вход переноса сумматора первого канала через элемент задержки подключен к выходу приращения второго аналогоцифрового преобразователя следящего типа, первый информационный вход сумматора каждого канала подключен к выходу преобразователя обратного кода того же канала, второй информационный вход сумматора < --ro канала, где « =2, „,, и+1, объединен с информационным входом накапливающего сумматора (i 1)-го канала и подключен к выходу регистра (i -1)-ro канала, второй вход сумматора первого канала подключен к выходу сумматора второго канала, выход сумматора каждого канала соединен с информационным входом регистра того же канала, входы

Изобретение относится к вычислительной технике, предназна--.ено для оперативного определения корреляционных функций случайных процессов в реальном времени и может быть использовано в гидрометеорологии, автоматике, биологии, медицине и других областях науки и техники.

Целью изобретения является повы шение быстродействия коррелятора.

На фиг.1 приведена блок-.схема коррелятора; на фиг.2 " блок-схема блока управления.

Устройство содержит и каналов, блок 1 управления, аналого-цифровые преобразователи 2 и 2 следящего типа, элемент 3 задержки, (и+1) преобразователей 4 -4 „„ обратного кода, (и-1) регистров 5,-5„ < задержки, (и+1) сумматоров 6„-6„,, (и+1) регистров 7, -7„„<,,(и+1) накапливающих сумматоров 8,-8„, . Причем, каждый

i-ый канал устройства содержит преобразователь 4; обратного кода, сумначальной установки и входы синхронизации регистров всех каналов соответственно объединены и подключены соответственно к входу начальной установки и входу синхронизации второro аналого-цифрового преобразователя следящего типа, информационный вход преобразователя обратного кода первого канала подключен к информационному выходу первого аналого-цифрового преобразователя следящего типа, а управляющий вход — к выходу элемента за. держки, информационный вход преобразователя обратного кода i -го канала, где i =3, ...,n, подключен к выходу i --ro регистра задержки, информационный вход преобразователя обратного кода второго канала подключен к информационному выходу второго аналого-цифрового преобразователя следящего типа, управляющие входы преобразователей обратного кода и входы переноса сумматоров всех каналов, кроме первого, объединены и подключены к выходу приращений. первого аналого-цифрового преобразователя следящего типа. матор 6; регистр 7 и накапливающий сумматор 8;. Входы первого и второГо аналого-цифровых преобразователей являются соответственно первым 9 и вторым 10 информационными входами коррелятора, выходы накапливающих сумматоров 8 являются соответствующими выходами 11 коррелятора. Вход

12 является входом начальной установки коррелятора.

Блок 1 управления содержит генератор 13 тактовых импульсов, первый элемент И 14, первый триггер 15, первый счетчик 16 второй триггер 17, второй элемент И 18, второй счетчик

19, элемент ИЛИ 20, причем единичный вход первого триггера является входом 12 начальной установки коррелятора, первый и второй выходы 21 и 22

20 генератора 13 тактовых иытульсов соединены соответственно со входами синхронизации аналого-цифровых преобразователей 2 и 2 и тактовыми входами накапливающих сумматоров 8 всех

1211753

1-н

R(kü)=- Е х;у

" 1и! (2) где х;=х;, +дх;, 5 уе-к yi -1-у уе-к

Тогда

R(k7) — Z.х у.

1-К

1О +дх; ) (у, +ду;, )j — t (х ° +

1Н

N 1=1

1-1

1 .Е t(> У, к+

hx,ду, „)

i=1

+х;ду 1 „3

+дх; у., „+х; «y„+ (х у +дх г ,-1 У;,,,У; 1

15 где k — номер отсчета корреляционной функции.

Вычисление i-oro произведения а; отсчетов х1 и у; при вычислении.корреляционной функции R(kc) при k=O

2р осуществляется согласно выражению

Z,=õ,, у;, +дх;у;, +х;ау;=г;, + причем при реализации этого выра ения

2 на двухвходовых сумматорах оно принимает вид

I г, =z;, +дх;у;, г =z, =г, +х; ду;

Вычисление выражения (3) производится на сумматорах Ь 1 и преобразователях 4j обратного кода (j=2, n+1) следующим образом

13Ð

35 „е (1.,) е если е 1и ах,-.и

1 е;., ( а1,,) 3 и если 5 1и ал; =5 л а на сумматоре 61 и преобразователе

4р 4, обратного кода следующим образом

1 31Р -311

x;) 2 есп11 зер дЧ1=0

5о 5,+ е OSp -m (x; j 2 1-2 ЕслИ si)n д ; 1, 45 нно глхе (l,,)

< 1 > „ (1 - )" (ul )" д х =(signax; ) 2 (кк";)", I Х ) " каналов, выход 23 второго счетчика

19 соединен с входами разрешения записи накапливающих сумматоров 8 всех каналов, выход 24 элемента ИЛИ 20 соединен с управляющим входом первого аналого-цифрового преобразователя

253 а выход 25 первого триггера 15 соединен с управляющим входом второго аналого-цифрового преобразователя 22е

Устройство работает следующим об- разом, Работа устройства начинается с мо" мента поступления сигнала запуска на вход, по которому осуществляется на чальная установка аналого-цифровых преобразователей 2 и 22, регистров 1-5n+, задержки, регистров 7„-7„, е накапливающих сумматоров 8,-8„ и запуск блока 1 управления.

Частота следования тактовых импульсов, поступающих с первого выхода генератора 13 тактовых импульсов блока 1 управления на входы синхронизации аналого-цифровых преобразователей 2, и 2 3 определяет частоты дискретизации аналоговых сигналов

x(t) и y(t), поступающих на первый и второй информационные входы 9 и 10 устройства соответственно.

С информационных выходов аналогоцифровых преобразователей 21 и 2 соответственно снимается текущее значение х;, у сигналов x(t) и y(t) соответственно в дискретной форме, а с выходов приращений этих же аналого-цифровых преобразователей — приращений сигнала дх; и а у; соответственно. Причем приращение представлено значащим значением младшего разряда ш-разрядного числа. При этом единица соответствует отрицательному приращению сигнала на информационном выходе соответствующего аналогоцифрового преобразователя, а нуль— положительному приращению, поэтому приращения а х и д у; соответстве равны д у ° =(signify; ) 2

Разрядность сумматоров 6 и регистров 7 составляет 2m разрядов, разрядность регистров 5 задержки и преобразователей 4 обратного кода — m разрядов. В устройстве вычисление корреляционной функции выполняется по алгоритму прямой код содержимого регистра 7. прямой и обратный коды значения у на информа1 ционном выходе аналогоцифрового преобразоват я 223 прямой и обратный коды значения х. на информа1 ционном выходе аналого-цифрового преобразователя 2,.

1211753

11ромежуточные произведения типа (у j 2 +, (у- ) "Р 2 и другие получаются путем подачи сигналов с выходов преобразователей 4,-4„, обратного кода на m младших разрядов соответствующих информационных сумматоров 6,-6

Таким образом на сумматорах 6 и

6> производится су ирование проме- 1О жуточных произведений и значений произведений отсчетов сигналов x(t) и y(t), полученных в (i-1)-ом такте работы устройства, дающих в сумме значения произведений отсчетов сигна- 15 лов x(t) и y(t) в i-ом такте.

Алгоритм работы устройства реализуется следующим образом.

В блок 1 управления по сигналу запуска на входе устанавливаются пер- 2б вый триггер 15 в единичное состояние, а счетчики 16 и 19 — в начальное состояние, и основная серия сигналов генератора 13 тактовых импульсов через элемент И 14 поступает на ин- 25 формационный вход счетчика 16, осуществляющего подсчет числа отсчетов.

По достижению заданного числа отсчетов, кратного, целой степени числа 2, по сигналу переполнения счетчика 16 gp первый триггер 15 переводится в нулевое, а второй триггер 17 — в еди- . ничное состояние, после чего основная серия сигналов от генератора 13 тактовых импульсов через элемент И 18 поступает на информационный вход счетчика 19, который производит подсчет числЛ квантов времени, определяющего максимальный временной сдвиг корреляционной функции. Сигна- 40 лами, поступающими с выхода 21 блока управления 1, тактируется работа аналого-цифровых преобразователей 2< и 2 z, продвижение информации в регистрах 5 задержки и запись информации в регистры 7 -7„„, Сигналами, задержанными относительно основной серии сигналов генератора 13 тактовых импульсов и поступающими с выхода 23 блока 1 управления, осуществляется прием информации в накапливающие сумматоры 8,-8„„. Сигналом с выхода 24 блока 1 управления разрешается вывод данных из устройства, а сигналами с выходов 24 и 25 блока 1 управления разрешается работа аналого-цифрового преобразователей 2< и 2г соответственно.

В первом канале устройства осуществляется вычисление отсчетов корреляционной функции при временном сдвиге, равном нулю. Текущее значение х; сигнала x(t) поступает на преобразователь 4, с задержкой, которая определяется временем работы аналого-цифрового преобразователя 2

1 и длительностью операции суммирования на сумматоре бг.

В первом такте работы устройства текущее значение у с информационного выхода аналого-цифрового преобразователя 2 г поступает на вход регистра задержки 5 и преобразователь

4 г, а текущее значение х с информационного выхода аналого-цифрового преобразователя 2, спустя время, определяемое элементом 3 задержки, поступает на вход преобразователя обратного кода 4 .

В зависимости от знака приращения ах, и ау< сигналов x(t) и y(t) соответственно на первые информационные входы сумматоров 6, и 6 поступают прямые коды х,, у, и нулевое значение переноса в младший разряд или обратные коды х,, у, и единичное значение переноса в младший разряд.

Таким образом, в первом такте работы коррелятора производится вычисление на сумматоре 6г

S< =-4х, у„, на сумматоре 6, S =S, +x, ьу, =дх,у, +х, ду,, где у, =у,, у =О.

Результаты вычисления соответственно записываются в регистры 7, и

7г . В первом такте содержимое накапливающего сумматора 8, равно х,у,, а накапливающих сумматоров 8 -8„ г 64-1 равно О.

Во втором такте работы устройства содержимое регистра 5 задержки равно у,, на информационные входы в преобразователей обратных кодов 4—

4> поступают коды х, у и уо соот4 ветственно, на второй информационный вход сумматора 6д поступает содержимое регистра 7„, равное x,ay,. Результат суммирования с сумматора 6 поступает на сумматор b, и регистр 7г. На сумматоре 6 вычисляумма x у„+x ну =xгуг

В третьем такте работы устройства содержимое регистра 5 задержки равно

7 1

У< 52 У, в преобразователи обрат.ных кодов 4,-44 поступают коды х з э у, у, и у соответственно.

На сумматоре 6» вычисляются сумма

2У»+Ьx yz хну»» на сУмматоРе 6< сУмма x yz+x ЬУз=x y a Ha cy aTo ре 6 — сумма х у, +ьх у,=х»у, °

В накапливающих сумматорах 8 после выполнения третьего такта работы содержимое в сумматоре соответственно равно

8,-Х1У1+x»У2+Х у 82 Хгy +x yz

При достижении заданного числа отсчетов прекращается процесс преобразования входного сигнала y(t) и производится начальная установка аналого-цифрового преобразователя 2» в

211753 нулевое состояние. Спустя и тактов прекращается процесс преобразования входного сигнала x(t), производится начальная установка аналого-цифрового преобразователя 2 и на выходе

23 блока 1 управления появляется сигнал, разрешающий выдачу данных на выход 11 устройства.

Таким образом, ординаты корреля10 ционной функции, вычисляемые по формулам для аргументов

O-x,у +x y +x у + ° ° ° +x„yu г з Э

У +к у +х У + °, ° .+хц1 Уя

З -х,д +x pz+x p)+ ° ° ° +х й4) уя

ПС Хф д У +Х»» ду» Х У е ° ° Х1 » У yQ в предлагаемом устройстве определяются по схеме

В приведенной схеме переход от

i-oro элемента к (i+1)-ому в j-ом столбце осуществляется после вычисления произведения у ь х;„, а пере1 ход от j-го столбца к (j+1)-ому осуществляется после вычисления х „

ЬУ1

Таким образом в предлагаемом устройстве из общего цикла работы ис40 ключаются временные затраты íà операцию умножения, что позволяет использовать коррелятор в системах управления быстропротекающими процессами;

1211753

11 фиг. 1

1211753 фиг. 2

Составитель А.Иванова

Редактор Т.Пар@енова Техред А.Бабинец Корректор М.Демчик

Заказ 642/54 Тиразк 673 Подписное

ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г;Ултород, ул.Проектная, 4