Частотный дискриминатор

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„» 1211 (5D 4 Н 03 К 5/26

ОПИСАНИЕ ИЗОБРЕТЕНИ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3763219/24-21 (22) 26.06,84 (46) 15 ° 02.86. Бюл. № 6 (72) С.В. Смирнов (53) 621 ° 373 (088 ° 82 (56) Авторское свидетельство СССР

¹ 885915, кл. G 01 R 23/02,25.05.79.

Авторское свидетельство СССР

N- 1091329, кл. Н 07 К 5/26, 1983. (54) (57) ЧАСТОТНЫЙ ЛИСКРИИИНАТОР, содержащий счетчик импульсов, синхронный триггер, элемент совпадения и и каналов дискриминации,каждый из которых включает элемент совпадения и асинхронный триггер, первый вход которого подключен к входу установки в "0" счетчика импульсов и входной шине, а инверсный выход— к соответствующей выходной шине данного канала дискриминации, первые входы всех элементов совпадения подключены к соответствующим выходам счетчика импульсов, вход которого подключен к шине тактовых импульсов, выход синхронного триггера соединен с вторым входом элемента совпадения, отличающийся тем, что, с целью повьппения надежности при одновременном упрощении, в каждый канал дискриминации введен дополнительный асинхронный триггер, прямой выход которого соединен с вторым входом элемента совпадения данного канала дискриминации, а инверсный выход — с вторым входом асинхронного триггера данного канала дискриминации и первым входом установки в "0" дополнительного асинхронного триггера предыдущего канала дискриминации, причем инверсный выход дополнительного асинхронного триггера первого канала дискриминации соединен с входом установки в "0" синхронного триггера, тактовый вход которого подключен к входной шине, выход элемента совпадения соединен с входом установки в "1" дополнительного асинхронного триггера первого канала дискриминации, выход элемента совпадения каждого, кроме последнего, канала дискриминации соединен с входом установки в

"1" дополнительного асинхронного триггера последующего канала дискриминации, выход элемента совпадения последнего канала дискриминации соединен с первым входом установки в

"0" дополнительного асинхронного триггера данного канала дискриминации, второй вход установки в "0" дополнительного асинхронного триггера каждого канала дискриминации подключен к инверсному выходу асинхронного триггера данного канала дискриминации.

1211868

Изобретение относится к импульсной технике и может найти применение в качестве 11 -канального фильтра для различения импульсных сигналов по частоте в полосе частот.

Цель изобретения — повышение надежности функционирования за счет исключения неоднозначности выходного эквивалента при определенных соотношениях времени поступления входного сигнала и времени срабатывания элементов при одновременном упрощении.

На чертеже представлена структурная схема частотного дискриминатора, Частотный дискриминатор содержит счетчик 1 импульсов и каналы 2 дискриминации, при этом вход установки в нуль счетчика 1 импульсов подключен к тактовому входу синхронного триггера 3, прямой выход которого подключен к входу элемента 4 совпадения, и входной шине 5,а тактовый вход счетчика 1 импульсов соединен с шиной 6 тактовых импульсов„ выходы 7 каналов 2 дискриминации являют ся выходами устройства, причем каждый канал 2 дискриминации содержит элемент 8 совпадения, первые входы которого соединены с соответствующими выходами счетчика 1 импульсов, и асинхронный триггер 9, входом соединенным с инверсным выходом дополнительного асинхронного триггера 10.

Счетчик 1 импульсов является дво. ичным счетчиком и может быть построен по асинхронной схеме, например, на интегральных микросхемах

133ИЕ5. Наращивание разрядов счетчика 1 импульсов производится путем подключения выхода старшего разряда счетчика 133ИЕ5 к входу младшего разряда следующего счетчика 133ИЕ5.

В каждом канале 2 дискриминации элемент 8 совпадения является элементом И-НЕ, асинхронный триггер

9 и дополнительный асинхронный триггер 10 выполнен каждый на двух элементах И-НЕ, причем отличие этих триггеров состоит в том, что триггер 10 имеет второй вход установки в нуль.

Синхронный триггер 3 выполнен на 3 -триггере интегральной микросхемы 133ТМ2, на тактовом входе которого дополнительно включается ин5

4S

50 вертор, вход которого является тактовым входом синхронного триггера 3.

Элемент 4 совпадения может быть выполнен на элементе И-НЕ.

Количество первых входов у элемента 4 и элементов 8 совпадения может быть различным и определяется кодовой комбинацией, которую дешифрирует соответствующий элемент 4 или элемент 8.

Частотный дискриминатор работает следующим образом, При включении напряжения питания, низкий потенциал, присутствующий на входной шине 5 и импульсы тактовой частоты, поступающие на шину 6 тактовых импульсов, приводят частотный дискриминатор в состояние, при котором асинхронный триггер 9 и дополнительный асинхронный триггер 10 каждого канала 2, а также синхронный триггер 3 обнулены (на прямых выходах этих триггеров присутствует низкий потенциал, а на инверсных— высокий потенциал), Счетчик 1 импуль.— сов считает импульсы тактовой частоты и может периодически переполняться, но кодовые комбинации счетчика i импульсов не дешифрируются элементами 8 И-НЕ каналов 2 и элементом 4 И-НЕ, так как появление сигнала дешифрации на выходе каждого из этих элементов запрещено низким потенциалом, поступающим с прямого выхода соответствующего дополнительного асинхронного триггера

10 канала 2 и синхронного триггера

3, При поступлении на входную шину

5 первого входного импульса, счетчик 1 импульсов обнуляется. При окончании первого входного импульса по его заднему фронту синхронный триггер 3 устанавливается в единичное состояние, после этого частотный дискриминатор оказывается приведенным в исходное состояние, т.е. подготовлен к различению по частоте входных импульсов, следующих на входную шину 5. По окончании входного импульса на входной шине 5 в четчик 1 импульсов начинают поступать тактовые импульсы. Верхнюю границу частоты среза первого канала 2 определяет кодовая комбинация, дешифрируемая элементом И-НЕ 4

Нижняя граница частоты среза перво го канала определяется кодовой комбинацией, дешифрируемой элементом

3 12

И-НЕ 8 первого канала 2, в то же время нижняя граница частоты среза для первого канала является верхней границей частоты среза для второго канала 2, а нижняя граница частоты среза для второго канала 2, .которая определяется кодовой комбинацией, дешифрируемой элементом

И-НЕ 8 второго канала 2, является верхней границей частоты среза для третьего канала и т.д. При появлении в счетчике 1 кодовой комбинации, на которую настроен элемент 4

-HE этот элемент переключается и на выходе этого элемента формируется низкий потенциал, который поступает на единичный вход дополнительного асинхронного триггера 10 первого канала 2. Производится установка дополнительного асинхронного триггера 10 первого канала 2 в единичное состояние. Появление низкого потенциала на инверсном выходе дополнительного асинхронного триггера 10 первого канала 2 подготавливает асинхронный триггер 9 первого канала 2 к отработке входного импульса, при появлении его на входной шине 5. Низкий потенциал, появляющийся на инверсном выходе дополнительного асинхронного триггера 10 проводит установку синхронного тригI гера 3 в нулевое состояние. При появлении входного импульса на шине 5 он инвертируется асинхронным триггером 9 первого канала 2 и поступает на выход 7 этого канала 2. Появление входного импульса на входной шине 5 вызывает обнуление счетчика

1 импульсов. При появлении выходного импульса на выходе 7 первого канала

2 производится переключение дополнительногб асинхронного триггера 10 этого канала в исходное нулевое состояние. Однако асинхронный триггер 9 первого канала 2 не переключается в течение длительности входного импульса на входной шине 5.

При окончании входного импульса на входной шине 5 синхронный триггер 3 устанавливается в единичное состояние, импульс на выходе 7 первого канала 2 оканчивается. Частотный дискриминатор оказывается приведенным в исходное состояние и начинается процесс различения по частоте следующих входных импульсов.

Если входной импульс на входной шине 5 не появляется после установ-.

118бЯ

55 ки н единичное состояние дополнит .тьного асинхронного триггера 10 первого канала 2 и обнуления синхронного триггера 3, то через некоторое время в счетчике 1 импульсов появляется кодовая комбинация, на которую настроен элемент И-НЕ 8 первого канала 2. При появлении в счетчике 1 кодовой комбинации, на которую настроен элемент И-НЕ 8 первого канала 2, этот элемент переключается и на выходе этого элемента формируется низкий потенциал, который поступает на единичный вход триггера 10 второго канала 2. Производится установка дополнительного асинхронного триггера 10 второго канала 2 в единичное состояние. Появление низкого потенциала на инверсном выходе дополнительного асинхронного триггера 10 второго канала 2 подготавливает асинхронньИ триггер 9 второго канала 2 к отработке входного импульса при появлении его на шине 5. Низкий потенциал, появляющийся на инверсном выходе дополнительного асинхронного триггера 10 второго канала 2, производит установку дополни. -.ьного асинхронного триггера 10 первого канала 2 в нулевое состояние. При появлении входного импульса на шине 5 он инвертируется асинхронным триггером 9 второго канала 2 и поступает на выход 7 второго канала 2 ° Появление входного импульса на входной шине 5 вызывает обнуление счетчика 1 импульсов.При появлении выходного импульса на выходе 7 второго канала 2 производится переключение дополнительного асинхронного триггера 10 этого канала 2 в исходное нулевое состояние

Однако асинхронный триггер 9 второго канала 2 не переключается в течение длительности входного импульса на входной шине 5. При окончании входного импульса на входной шине 5 синхронный триггер 3 устанавливается в единичное состояние, импульс на выходе 7 второго канала дискриминации оканчивается. Частотный дискриминатор оказывается приведенным в исходное состояние и начинается процесс различения по частоте следующих входных импульсов.

Если входной импульс на входной шине 5 не появляется после установки в единичное состояние дополни1211868 тельного асинхронного триггера 10 последующего канала 2 и обнуления дополнительного асинхронного триггера 10 предыдущего канала 2, то через некоторое время в счетчике 1 импульсов появляется кодовая комбинация, на которую настроен элемент

8 совпадения последующего канала 2 дискриминации. При появлении входного импульса на входной шине 5 процесс формирования импульса на выходе 7 последующего канала 2 дискриминации аналогичен рассмотренному процессу формирования импульса на выходе 7 первого или второго каналов 2. Это верно и для последнего канала 2 с той только разницей, что при отсутствии входного импульса на шине S после установки дополнительного асинхронного триггера 10 последнего канала в единичное состояние, через некоторое время в счетчике 1 импульсов появляется кодовая комбинация, на которую настроен элемент 8 совпадения последнего канала ° При этом элемент 8 совпадения переключается и низким потенциалом с его выхода производится установка дополнительного асинхронного триггера 10 последнего канала в исходное нулевое состояние, что вызывает переключение элемента 8 совпадения в исходное состояние.

Таким образом, если частота входных импульсов находится в полосе прозрачности частотного дискриминатора, то входной импульс инвертируется асинхронным триггером 9 одного из каналов 2 дискриминации и поступает на выход 7 этого канала 2. По окончании входного импульса. частотный дискриминатор с исходного состояния начинает процесс различения по частоте следующих входных импульсов.

Если частота входных импульсов на входной шине 5 лежит выше верхней частоты среза первого каиапа 2 или ниже нижней границы частоты среза н -го канала 2, то входные импульсы не проходят на выход 7 ни одного из каналов, так как синхронный триггер 3 и дополнительные асинхронные триггеры 10 всех каналов 2 будут обнулены. Высокий потенциал с инверсного выхода каждо»

ЗО

46

45 го из триггеров 10 запрещает переключение соответствующего асинхронного триггера 9.

Таким образом, на выходах 7 соответствующих каналов 2 частот-. ного дискриминатора производится выделение входных импульсов, частота следования которых находится в полосе прозрачности этих каналов 2.

В предлагаемом частотном дис криминаторе синхронный триггер 3 устанавливается в единичное состояние задним фронтом входного импульса, т,е. после обнуления счетчика 1 импульсов, что исключает возможность прохождения на выход первого канала 2 входных импульсов, частота которых лежит ниже нижней частоты среза последнего канала 2. Так как в этом случае запрещено срабатывание элемента 4 совпадения при наличии соответствующего его настройке кода в счетчике 1 импульсов в моменты поступления входных импульсов на шину 5, и "открывание" первого канала 2.

В то время. KcLK в прототипе существует воэможность нарушения алгоритма работы, состоящая в прохождении входных импульсов, частота которых лежит ниже нижней частоты среза последнего канала, на выход первого канала, если в момент появления этих импульсов в счетчике импульсов содержится код, соответствующий настройке элемента совпадения и время установки в нуль счетчика импульсов достаточно для срабатывания цепи— синхронный триггер, элемент совпадения, элемент ИЛИ, синхронный триггер первого канала дискриминации

Таким образом, предлагаемое устройство обеспечивает повышение функциональной надежности.

Кроме того, схема предлагаемого частотного дискриминатора является проще, исключается многовходовой элемент ИЛИ и заменяется в каждом канале дискриминации синхронный триггер на относительно простой дополнительный асинхронный триггер.

В качестве синхронного триггера в прототипе использован д -триггер микросхемы 133ТМ2, который содержит шесть логических элементов И-НЕ.

1211868

Составитель Н. Маркин

Редактор Л. Авраменко Техред З.Палий Корректор С. Шекмар

Заказ 650/60

Тираж 818 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4

Дополнительный асинхронный триггер предлагаемого дискриминатора построен на двух логических элементах И-НЕ, т.е. по сложности построения дополнительный асинхронный триггер предлагаемого дискриминатора в 3 раза проще синхронного триггера прототипа.