Устройство синхронизации с м-последовательностью

 

Изобретение может использоваться в системах связи с шумоподобными сигналами. Сокращается время вхождения в синхронизм при одновременном повьшении достоверности установления наличия синхронизма. Сигнал принимаемой М-последовательности (мл) через фильтр 1 проходит на детектор 10 уровня: и на блок 2 поэлементного приема. С этого блока символы МП записываются в регистр 3 сдвига (РС) непосредственно , а в PC 4 - через первый канал двухканального мультиплексора 16. При полном заполнении PC 3 и 4, сигнал лог. 1 с К-го разряда PC 4 устанавливает RS-триггер 5 в состояние 1. В результате на основе PC 4 при помощи элемента ИСКЛЮЧАЮЩЕЕ ИЛИ .1 1 и переключения двухканального мультиплексора 16 на второй канал образуется местный генератор М-пос (Л 00 41 QO

СООЗ СОВЕТСКИХ

ООВ

РЕСПУБЛИК (19) (Н) (51) 4 Н 04 Ь 7/02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ:

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (54) УСТРОЙСТВО СИНХРОНИЗАЦИИ С М-ПО-.

СЛЕДОВАТЕЛЬНОСТЬЮ (57) Изобретение может использоваться в системах связи с шумоподобными сигналами. Сокращается время вхождения в синхронизм при одновременном (2)) 3798743/24-09 (22) 08. 10. 84 (46) 15.03.86. Бал. И 10 . (72) И.И.Родькин,В.А.Романов и В.П.Даценко (53) 621.394.662(088.8) (56) Авторское свидетельство СССР

Р 585619, .кл. Н 04 Ь 7/02, )976.

Авторское свидетельство СССР

Р 1003371, кл. Н 04 Ь 7/02, 1981. повышении достоверности установления наличия синхрониэма. Сигнал принимаемой М-последовательности (MII) через фильтр 1 проходит надетектор 10 уровня. и на блок 2 поэлементного приема. С этого блока символы МП записываются в регистр 3 сдвига (РС) непосредственно, а в РС 4 — через первый канал двухканального мультиплексора

16. При полном заполнении РС 3 и 4, сигнал лог. ")" с К-го разряда PC 4 устанавливает RS-триггер 5 в состояние ")". В результате на основе

РС 4 при помощи элемента ИСКЛЮЧАЮЦЕЕ

ИЛИ 11 и переключения двухканального мультиплексора 16 на втоРой канал образуется местный генератор М-пос)2 )8484!

35 ледовательности. Сегменты принимае-: мой и местной MII соответственно. с

РС 3 и PC 4 сравниваются в цифровом компараторе 15.. Если на протяжении

Ф тактов происходит неискаженный .прием MII, то сигнал лог. "1" с прямого выхода счетчика 9 блокирует его.

Этот сигнал м. использоваться как сигнал. установления синхронизации.

При нарушении синхронизма сигнал лог. "1" с цифрового компаратора разрешает счетчику 8 счет импульсов генератора 7 тактовых импульсов. ЕсИзобретение относится к радиосвязи и может использоваться в системах связи с шумоподобнымн сигналами °

Цель изобретения - сокращение времени вхождения в синхронизм при одновременном повышении достоверности установления наличия синхронизма.

На чертеже представлена структурная электрическая схема устройства синхронизации с М-последовательностью.

Устройство синхронизации с М-последовательностью содержит фильтр 1, блок 2 поэлементного приема, основной К-разрядный регистр 3 сдвига, дополнительный К-разрядный регистр 4 сдвига, RS-триггер 5 делитель 6 частоты, генератор 7 тактовых импульсов, первый 8 и второй 9 счетчики, детектор 10 уровня, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 11, формирователь 12 импульсов установки началь- ного состояния, первый )3 и второй

14 элементы И!)И, цифровой компаратор 15, двухканальный мультиплексор 16. Формирователь 12 импульсов установки начального состояния содержит D-триггер 171 интегратор

18.

Устройство синхронизации с М-последовательностью работает следующим образом, нсхОднОм состОянии (при отсутствии на входе устройства сигнала и включенном питании) на выходе детектора 10 уровня формируется сигли нарушение синхронизма более, чем задано, то сигнал лог. "1" со счетчика 8 поступает на формирователь

l2 импульсов установки начального состояния. Импульс с этого блока через элемент ИЛИ 13 устанавливает

PC 3,4 и RS-триггер 5 в начальное

I состояние. Делитель 6 частоты и элемент ИЛИ 14 задают длительность отрезка МП, на котором определяется несинхронность, путем обнуления счетчика 8 . 1 з.п.ф-лы, 1 ил. нал, соответствующий логической " 1".

Этот сигнал через первый элемент

ИЛИ 13 устанавливает в исходное (нулевое) состояние основной 3 и дополнительный 4 К-разрядные регистры сдвига и RS-триггер 5. С .инверсного выхода RS-триггера 5 сигнал, соответствующий логической " 1"., поступает на R-вход второго счетчика!

О 9, который под действием этого сигнала устанавливается и удерживается в нулевом состоянии. В результате этого устанавливается и удерживается в нулевом состоянии и первый счетчик 8 по R-входу через второй элемент ИЛИ 14 сигналом с инверсного выхода второго счетчика 9.

Сигнал принимаемой М-последовательности фильтруется в фильтре 1 и поступает на блок 2 поэлементного приема и детектор 10 уровня. В каче- стве детектора 10 уровня может быть применен, например, амплитудный детектоР c инвертором на выходе.

В блоке 2 поэлементного приема по мере поступления символов M-последовательности производится их оценка и запись в основной К-разрядный регистр 3 сдвига. Блок 2 поэлементного приема может быть выполнен, например, на D-триггере, информационный D-вход которого соединяется с основным входом блока 2 поэлементного приема, дополнительный вход которого соединяется с тактовым С-входом D-триггера, прямой выход которого соединяется с выходом бло12 18484

4 стве цифрового компаратора 15 может быть применен элемент, реализующий функцию

55

3 ка 2 поэлементного приема. Сигналы с выходов RS-триггера 5 обеспечивают включение первого канала двухканального мультиплексора 16. В качестве мультиплексора 16 может быть применен элемент, реализующий функцию Р = XV или YV>, где V u сигналы управления. Через первыи канал двухканального мультиплексора 16 на вход дополнительного К-разрядного регистра 4 сдвига поступают сигналы с выхода блока 2 поэлементного приема.

Оба К-разрядных регистра 3 и 4 сдвига при этом синхронно заполняются элементами М-последовательности. При полном их заполнении с выхода К-разряда дополнительного К-разрядного регистра 4 сдвига сигнал логической "1" поступает на установочный Я-вход RS-триггера 5 и устанавливает его в единичное состояние. Смена состояния

RS-триггера 5 приводит к переключению канала мультиплексора 16 и снятию удерживающего по R-входу сигнала с второго счетчика 9. Через второй канал мультиплексора 16 на вход дополнительного К-. разрядного регистра 4 сдвига поступают сигналы, образованные элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 11 из выходных сигналов соответствующих разрядов дополнительного К-разрядного регистра 4 сдвига. Благодаря такому соединению на дополнительном К-разрядном регистре 4 сдвига образуется мест-! ныи генератор М-последовательности. Этот генератор получается благодаря тем же подключениям элемен- ° та ИСКЛЮЧАЮЩЕЕ ИЛИ 1, аналогичным генератору M-последовательности пе.редающей стороны. Поэтому после заполнения дополнительного К-разрядного регистра 4.сдвига элементами принимаемой М-последовательности переключение его входа с выхода .блока 2 поэлементного приема на выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 приводит к тому, что на дополнительном К-разрядном регистре 4 сдвига автономно вырабатывается синхронная с принимаемой М-последова-. тельность. Сегменты принимаемой и ,местной И-последбвательностей, образованные на выходах К-разрядов основного и дополнительного К-разрядных регистров 3,4 сдвига, сравниваются ,в цифровом компараторе 15. В каче5

F*(a„O+s„).. (A,0+в,) (я О+в ) (A,îв,l где А„, Вк- К-разрядные сравниваемые числа;10 (+) — суммирование по модулю два.

При неискаженном приеме M-последовательности на выходе цифрового компаратора 15 присутствует сигнал логического "О". Первый счетчик 8 при этом ведет подсчет тактовых импульсов, поступающих от генератора 7 тактовых импульсов на его С-вход.

Если неискаженный прием М-последовательности продолжается на протяжении Н тактов, то происходит смена сигналов на выходах второго счетчика

9: на прямом выходе устанавливается логическая "1", а на инверсном— логический "0" . Сигнал с прямого выхода N-разряда второго счетчика 9. поступает на его разрешающий, счет .V-вход и блокирует дальнейший счет.

Этот же сигнал может быть использован во внешних цепях в качестве сигнала установления синхронизации.

Число элементов N M-последовательности, которое необходимо принять при совпадении с элементами местной

М-последовательности, можно определить из формулы. (K-a )й и .Ра<-(1-tt -Nnq g

1 к

7 где P — вероятность приема М-последо40, вательности;

П вЂ” вероятность одиночной ошибки для канала связи;

q=1-П вЂ” вероятность отсутствия ошибки в канале связи;

N — - минимальное количество элементов последовательности подряд, которое удовлетворяет закону образования M-последовательности;

К вЂ” количество элементов в М-последовательности; п и K до (4-5) N )

kк при К (4-5) М .

1*0

В устройстве это число элементов устанавливается объемом второго счетчика 9. В качестве первого 8 и

1218484 второго 9 счетчиков в устройстве могут быть применены счетчики в виде интегральных микросхем. После подсчета N . элементов вторым счетчи5 ком 9 устройство переходит в режим слежения за сохранением синхронизма. Если синхронизм сохраняется, то на выходах цифрового компаратора

15 присутствует сигнал логического 10

"0", который запрещает счет тактовых импульсов первым счетчиком 8. При нарушений синхронизации на выходе цифрового компаратора 15 устанавливается сигнал логической " 1", кото,!рый поступает на разрешающий счет

lV- вход с инверсией первого счетчика

8 и разрешает ему счет тактовых импульсов, поступающих на тактовый

С-вход с инверсией. Тактовый С-вход с инверсией у первого счетчика 8 использован с целью разнесения процессов. счета первого 8 и второго 9 счетчиков, что исключает сбои в. фор мировании импульсов начальной уста- 25

1 новки по их сигналам. Если. нарушение синхронизации проявляется на числе элементов более, чем задано для установленного отрезка И-последовательности, то происходит переполнение первого счетчика 8.

Сигналом логической "1" с выхода первого счетчика 8 D-триггер 17 формирователя 12 импульсов установки начального состояния переводится в единичное состояние по S-входу.

Сигнал логической "1" с прямого выхода D-триггера 17 длится до тех пор,, пока на выходе интегратора 18 не установится сигнал логическои 40

Выбором постоянной времени этой цепи и задается длительность импульса начальной установки, достаточной для перевода в начальное состо- . яние основного и. дополнительнога

К"разрядных регистров 3,4 сдвига и

RS-триггера 5 через первый элемент

ИЛИ 13. Импульс начальной установки в этом случае переводит устройство в режим установления синхронизации.Длительность отрезка М-после50довательности, за который определяется число элементов, принимаемых не синхронно с элементами местной последовательности, задается делителем 6 частоты за счет деления частоты тактовой последовательности в требуемое число раз и периодическим обиулением первого счетчика 8 через второй элемент ИЛИ 14 импуль-сами делителя 6 частоты. При поступлении на вход устройства только помех, уровень которых достигает уровня сигнала, на выходе цифрового компаратора 15 сигналы логической 1" появляются прежде, чем произойдет переполнение второго счетчика 9. В результате в D-триггер 17 записывается сигнал.логнческой "1", подаваемый на его Информационный D-вход .с инверсного выхо. да второго счетчика 9 каждым сигналом цифрового компаратора 15 за счет воздействия этого сигнала на тактовый С-вход D-триггера 17.

Сформированный при этом импульс на-. чальной установки. возвращает устройство в исходное состояние.

При уровне сигнала на входе устройства ниже установленного рабочим на выходе детектора 10 уровня присутствует сигнал логической "!", который удерживает устройство в исходном состоянии. Величину рабочего уровня сигнапа можно задавать путем изменения характеристики детектора 10 уровня. формулаизобретения

1.устройство синхронизации с

M-последовательностью, содержащее на входе последовательно соединенные фильтр и блок поэлементного приема, выход которого подключен к информационному D-входу основного

К-разрядного регистра сдвига, а также RS-триггер, дополнительный К-разрядный регистр сдвига и генератор тактовых импульсов, выход которого подключен к входу делителя частоты, о т л и ч а ю щ е е с я тем, что, с целью сокращения времени .вхождения в синхронизм при одновременном повышении достоверности установления наличия синхронизма, в него введены цифровой компаратор, двухканальный мультиплексор„ первый и второй счетчики, первый и второй элементы ИЛИ, детектор уровня, элемент ИСКЛЮЧАНЗЦЕЕ ИЛИ и формирователь импульсов установки начального состояния,. к первому входу которого и разрешающему счет V-входу первого счетчика подключен выход цифрового компаратора, а вы1сод формирователя импульсов установки начального сос1218484

Составитель Г.Лерантович

Техред 3.Палий Корректор С.йекмар

Редактор Н.Швыдкая

Заказ 1139/61 Тираж 624

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35,Раушская наб., д. 4/5

Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 тояния подключен к первому входу первого элемента ИЛИ, к второму входу которого через детектор уровня подключен выход фильтра, при этом прямой выход первого счетчика подключен к второму входу формирователя импульсов установки начального состояния, к третьему входу которого и первому входу второго элемента ИЛИ подключен инверсный выход второго счетчика, прямой выход которого подключен к разрешающему счет V-входу, к тактовому С-входу второго счетчика, а также к тактовым С-входам первого счетчика, основного и дополнительного К-разрядных регистров сдвига, к дополнительному входу блока поэлементного приема подключен выход генератора тактовых импульсов, причем к установочному R-входу первого счетчика подключен выход второго элемента ИЛИ, к второму входу,которого подключен выход делителя частоты, а к установочному R-входу второго счетчика и первому управляющему входу двухканального мультиплексора — инверсный выход RSтриггера, прямой выход которого подключен к второму управляющему входу двухканального мультиплексора к входам первого и второго каналов которого подключены соответственно выходы блока поэлементного приема и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а выход двухканального мультиплексора подключен к информационному D-вхо- . ду дополнительного К-разрядного регистра сдвига, к установочному R-входу которого, а также к установочным R-входам основного К-разрядного регистра сдвига и ВБ-триггера подключен выход первого элемента HJIH, а

10 к установочному S-входу RS-xparгера — выход последнего К-разряда дополнительного К-разрядного регистра сдвига, выходы всех разрядов которого подключены к входам эле

1 мента ИСКЛЮЧАЮЩЕЕ ИЛИ и соответствующим входам разрядов первого сравниваемого числа цифрового компаратора, к входам разрядов второго сравниваемого числа которого под20 ключены выходы разрядов основного

К-разрядного регистра сдвига.

2. Устройство по п.1, î T л и— .ч а ю щ е е с я тем, что формирователь импульсов установки начального

25 состояния содержит D-триггер и интегратор, выход которого подключен к установочному R-входу D-триггера, выход которого подключен к входу интегратора и является выходом

30 формирователя импульсов установки начального состояния, первым, вторым и третьим входами которого являются соответственно тактовый С вЂ” вход установочный о — вход и информационный D -вход 23 --триггера.