Параллельно-последовательный аналого-цифровой преобразователь

 

Изобретение относится к импульсной технике, в частности к устройствам параллельного аналогодискретного преобразования, в которых множество опорных значений, различных по величине, одновременно сравнивается с аналоговыми значениями преобразуемого сигнала. Изобретение позволяет повысить точность преобразования параллельнопоследовательного аналого-цифрового преобразователя, содержащего квантователь 1 старших разрядов, блок 2 цифроаналогового преобразования, аналоговый сумматор 3, усилитель 4, квантователь 5 младших разрядов, за счет введения в устройство первого 8 и второго 9 элементов задержки, генератора 6 тактовых импульсов, постоянного запоминающего, устройства 1О,генератора 7 псевдослучайныхчнисел и цифрового сумматора 11,, 1 ил. kn 1C to сл

COOS СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК.,Я0„„1221751

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3676070/24-24 (22) 12.12.83 (46) 30.03.86; Бюл. Н- 12 (71) Специальное конструкторское бюро научного приборостроения с опытным производством Института механики полимеров АН ЛатССР (72) А.Ж.Виксна (53) 681.325(088.8) (56) Авторское свидетельство СССР

Р 769731, кл. Н 03 К 13/175, 1978.

Патент ФРГ У 2756675, кл. Н 03 К 13/09, 1981, (54) ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНЫЙ

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к импульсной технике, в частности к устройствам параллельного аналогодискретного преобразования, в которых множество опорных значений, различных по величине, одновременно сравнивается с аналоговыми значениями преобразуемого сигнала.

Изобретение позволяет повысить точность преобразования параллельнопоследовательного аналого-цифрового преобразователя, содержащего квантователь 1 старших разрядов, блок 2 цифроаналогового преобразования, аналоговый сумматор 3, .усилитель 4, квантователь 5 младших разрядов, sa счет введения в устройство первого

8 и второго 9 элементов задержки, генератора 6 тактовых импульсов, постоянного запоминающего, устройства

10, генератора 7 псевдослучайных .чисел и цифрового сумматора 11., 1 ил.

f 122

Изобретение относится к импульс--. ной технике, в частности к устройствам параллельного аналого-дискретного преобразования,. в которых множество опорных значений, различных по величине, одновременно сравниваются с аналоговыми значениями преобразуемого сигнала, и может быть использовано в скоростных системах обработки информации.

Цель изобретения — повышение точности преобразования.

На чертеже представлена структурная схема параллельно-последовательного аналого-цифрового преобразователя.

Преобразователь содержит квантователь 1 старших разрядов, блок 2 цифроаналогового цреобразования; аналоговый сумматор 3, усилитель 4, квантователь 5 младших разрядов, генератор 6 тактовых импульсов, генератор 7 псевдослучайных чисел, первый

8 и второй 9 элементы .задержки, постоянное запоминающее устройство 10, цифровой сумматор !l.

Выход цифрового сумматора 11 является выходом устройства.

Устройство работает следующим образом.

Тактовые импульсы от генератора

6 тактовых импульсов поступают на квантователь 1 старших разрядов и генератор 7 псевдослучайных чисел.

Первый элемент 8 задержки задержива- . ° ет последовательность тактовых импульсов на время с необходимое для компенсации времени формирования кода квантователя I старших разрядов, времени срабатывания блока 2 цифроаналогового преобразования, аналогового сумматора 3 и усилителя 4.

Второй элемент 9 задержки задерживает преобразуемый сигнал Х на время Й, необходимое для компенсации времени формирования кода квантователя 1 старших разрядов и времени срабатывания блока 2 цифроаналогового преобразования. Код с квантователя 1 старших разрядов Х блоком

2 цифроаналогового преобразования преобразуется в аналоговый сигнал

Х и поступает на вход аналогового

QA сумматора 3, куда также поступает через элемент 9 задержки преобразуемый сигнал Хе

На выходе аналогового сумматора

3 формируется разность сигналов (Х-X q ), которая усилителем 4 уси1751 а ливается до требуемой величины, задаваемой квантователем 5 младших раз рядов.

Усиленный сигнал разности (Х-Х„„)

5 в квантователе 5 младших разрядов квантуется, в результате чего на выходе квантователя 5 формируется код (Х-Х )q.

Так как величина погрешности преобразования стабильна во времени, то в предлагаемом устройстве имеется постоянное запоминающее устройство

10, в котором записаны предварительно замеренные, с погрешностью не более половины значения младшего кванта, значения Х „„, т.е. фактические дискретные значения аналоговых величин Х д, подаваемых на вход аналогового сумматора 3.

В цифровом сумматоре 11 суммируются фактические значения Х „, хранящиеся в постоянном запоминающем устройстве 10 с кодами квантователя 5 младших разрядов (Х-ХОД)q в результате чего формируется конечный многоразрядный код оценки мгновенного значения входного сигнала.

Так как разрядность суммы кодов

Х=(X<>„+(X-Х „)q) больше разряднос30 ти всего аналого-цифрового преобразователя,то посредствомдобавления к кодукХ в цифровом сумматоре 11 равномерно распределенного псевдослучайного числа и округления младших разрядов суммы (Х+(), получается на выходе цифрового сумматора 11 округленное значение оценки Х без систематической ошибки.

Источником псевдослучайных чисел является генератор 7, 40

Введенную избыточность уровней квантования для квантователя 5 младших разрядов учитывают при расчете величин кодов Х, „„.

Формула изобретения

Параллельно-последовательный аналого-цифровой преобразователь, содержащий последовательно подключенные квантователь старших разрядов, блок цифроаналогового преобразования, аналоговый сумматор, усилитель и квантователь младших разрядов, вход квантователя старших разрядов является входной шиной, отличающийся тем,. что, с целью повышения точности преоб1221751

Составитель А.Кузнецов

Редактор M.Ïåòðoâà Техред В.Кадар Корректор Л.Патай

Заказ 1620/59 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 разования, в него дополнительно введены первый и второй элементы задержки, генератор тактовых импульсов, постоянное запоминающее устройство, генератор псевдослучайных чисел и цифровой сумматор, причем тактовый вход квантователя старших разрядов, тактовый вход генератора псевдослучайных чисел и вход первого элемента задержки объединены и соединены с выходом генератора тактовых импульсов, выход первого элемента задержки подключен к тактовому входу .квантователя младших разрядов, выход которого подключен к первому входу цифрового сумматора, к второму входу которого подключен выход генератора псевдослучайных чисел, а к третьему входу. — выход постоянного запоминающего устройства, вход которого соединен с выходом квантователя старших разрядов вход которого объединен с входом второго элемента задержки, выход которого подключен к второму входу аналогового сумматора.