Интегратор с запоминанием

 

Изобретение относится к области вычислительной техники. Целью изобретения является повьппение точности в режиме запоминания текущего значения выходного напряжения интегратора за счет компенсации дрейфа нуля. Интегратор содержит интегрирующий усилитель , на вход которого через переключатель , управляемый сигналом с входа управления режимом работы интегратора , поступает либо входной интегри- . руемый сигнал, либо сигнал с выхода интегродифференцирующего корректирующего элемента (КЗ), включенного в цепь гибкой отрицательной обратной связи, охватывакяцей интегрирукяций усилитель. При этом в цепь гибкой обратной связи входят также дифференцирующая RS-цепочка, вход которой подключен к выходу интегрирукядего усилителя, а выход через усилитель - к входу КЭ и через ключ - к шине нулевого потенциала, управляющий вход ключа через элемент задержки соединен с входом управления режимом работы интегратора. В установившемся режиме дрейф интегратора с введенной обратной связью значительно снижается . 1 ил. с сл to 1C 00 to to

СООЭ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕа1УЬ ЛИК (5g 4 С 06 G 7/186

\ °

° °

ЪЮ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

О М О КР (21) 3787505/24-24 (22) 04.09.84. (46) 30.04.86. Бюл. 11 16 (72) Г.Я.Лозинский (53) 681.333(088.8) (56) Шербаков В.И., Греэдов Г.И.

Электронные схемы на операционных усилителях. Киев: Техника, 1983, с. 138-141.

Заявка Японии У 51-17859, кл. G 06 С 7/18, опублик. 05.06.76. (54) ИНТЕГРАТОР С ЗАПОМИНАНИЕМ (57) Изобретение относится к области вычислительной техники. Целью изобретения является повышение точности в режиме запоминания текущего значения выходного напряжения интегратора за счет компенсации дрейфа нуля. Интегратор содержит интегрирующий усилитель, на вход которого через переклю,.SU„„! 228122 А 1 чатель, управляемый сигналом с входа управления режимом работы интегратора, поступает либо входной интегрируемый сигнал, либо сигнал с выхода интегродифференцирующего корректирующего элемента (КЭ), включенного в цепь гибкой. отрицательной обратной связи, охватывающей интегрирующий усилитель. При этом в цепь гибкой обратной связи входят также дифференцирующая RS-цепочка, вход которой подключен к выходу интегрирующего усилителя, а выход через усилитель— к входу КЭ и через ключ — к шине нулевого потенциала, управляющий вход ключа через элемент задержки соединен с входом управления режимом работы интегратора. В установившемся режиме дрейф интегратора с введенной обратной связью значительно снижается. 1 ил.

При подаче на вход 13 команды запоминания токозадающий резистор 4 подключается через переключатель 10 к выходу корректирующего элемента 7.

В этот момент напряжение на его выходе удерживается на нулевом уровне вследствие замкнутого состояния ключа 9. Через интервал времени, необходимый для срабатывания переключателя 10 напряжение с входа 13 проходит через элемент 8 задержки и поступает на управляющий вход ключа 9.

Ключ 9 размыкается, замыкая тем самым контур с гибкой отрицательной обратной связью, охватывающей интегрирующий усилитель. В этом режиме работы дрейф выходного напряжения

55

1 12281

Изобретение относится к аналоговым устройствам, предназначенным для интегрирования входного сигнала и запоминания текущего значения выходного напряжения интегратора на опредеS ленных интервалах времени, и может быть использовано в устройствах автоматического регулирования.

Целью изобретения является повышение точности в режиме запоминания 1р за счет компенсации дрейфа нуля.

На чертеже представлена блок-схема предлагаемого интегратора с запоминанием.

Интегратор содержит интегрирующий усилитель 1, выполненный на накопительном конденсаторе 2, операционном усилителе 3 и токозадающем резисторе

4, масштабный резистор 5, масштабный усилитель 6, интегродифференцирующий корректирующий элемент 7, элемент 8 задержки, ключ 9, переключатель 10, запоминающий конденсатор 11 информационный вход 12 интегратора, вход 13 управления режимом работы интегратора, выход 14 интегратора.

Интегратор с запоминанием работает следующим образом.

При нулевом напряжении на входе

13 интегратор работает в режиме интегрирования. В этом случае подлежащий интегрированию сигнал поступает с входа 12 через переключатель 10 на токоэадающий резистор 4. Проинтегрированное напряжение снимается

35 с выхода операционного усилителя 3 и подается на выход интегратора. В этом режиме ключ 9 замкнут, что обес. печивает нулевое напряжение на выходе усилителя 6 и на соответствующем входе переключателя 10.

22 Ъ е интегрирующего усилителя заметно сни. жается.

Если постоянная времени интегрирующего усилителя равна Вист ти постоянная времени дифференцирующей

RC-цепочки (резистор 5, конденсатор

11) равна К С» = T>, передаточная функция корректирующего элемента 7

1+ T имеет вид И (р) = †- — — и его

1+от, элементы выбраны таким образом, что

Т,>) Т, Т, = Т, а коэффициент усиления усилителя 6 равен К, то при пересчете результирующего скачкообразного возмущающего воздействия на вход интегратора в виде аддитивной помехи величиной я напряжение на выходе интегратора оказывается равным т где К =К вЂ” - — результирующий коэфТ„ фициент усиления системы.

Из приведенного выражения видно, что в установившемся режиме дрейф интегратора с введенной обратной связью оказывается в Ko pas меньше, чем у интегратора без обратной связи.

Формула изобретения

Интегратор с запоминанием, содер" жащнй интегрирующий усилитель, вход . которого подключен к первому входу переключателя, выход которого соединен с информационным входом интегратора, выход интегрирующего усилителя является выходом интегратора, управляющий вход переключателя подключен к входу управления режимом работы ин" тегратора, масштабный усилитель, ключ и запоминающий конденсатор, о т л ич а ю шийся тем, что, с целью повышения точности в режиме запоминания за счет компенсации дрейфа нуля, в него введены элемент задержки, интегродифференцирующий корректирующий элемент и масштабный резистор, включенный между первой обкладкой запоминающего конденсатора, вторая обкладка которого соединена с выходом интегрирующего усилителя, и шиной нулевого потенциала, общий выход масштаб. ного резистора и запоминающего конСоставитель С.Белан

Техред И.Попович

Редактор Н.Швыдкая

Корректор М.Максимишинец

Заказ 2288/50

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

3 1228122 4 денсатора подключен к входу масштаб-, мент подключен к второму входу переного усилителя и через ключ — к шине ключателя, а управляющий вход ключа нулевого потенциала, выход инверти- соединен с входом управления режимом рующего усилителя через интегро- работы интегратора через элемент задифференцирующий корректирующий эле- держки.