Многоканальное запоминающее устройство

 

Изобретение относится к вычислительной технике и может быть использовано в системах переработки информации и системах управления технологическими процессами. Цель изобрете ния повышение быстродействия устройства. Введение в каждый канал обращения к памяти второго декоррелятора и подключение его к входам блоков памяти, а также введение. дополнительных выходных каналов, идентичных основному, и включение в каждый выходной канал третьего декоррелятора позволяет осуществлять.одновременную запись по нескольким каналам в одну и ту же область памяти и одновременное считывание по нескольким каналам из одной и той же области памяти в многоканальных и многопродессорных системах. 1 ил. € (Л ю Nd 00 4

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 С 11 С 15/00

ГОСУДАРСТ (21) 3722236/24-24 (22) 02.04.84 (46) 30.04.86. Бюл. В 16 (72) Я.М.Беккер, Н.В.Киселев, .В.М.Маслов и В.Ф.Соломатин (53) 681.327 (088.8 ) (56) Мультипроцессорные вычислительные системы,/ Под ред. Я.А.Хетагурова. М.: Энергия, 1971, с.. 25.

Авторское свидетельство СССР

Ф 972593, кл. G 11 С 15/00, 1980. (54) МНОГОКАНАЛЬНОЕ ЗАПОМИНАЮЩЕЕ

УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть использовано в системах переработки инфор„ЛОы 228147.мации и системах управления технологическими процессами. Цель изобретения — повышение быстродействия уст- -: ройства. Введение в каждый канал обращения к памяти второго декоррелятора и подключение его к входам блоков памяти, а также введение дополнительных выходных каналов, идентичных основному, и включение в каждый выходной канал третьего декоррелятора позволяет осуществлять .одновременную запись по нескольким каналам в одну и ту же область памяти и одновременное считывание по нескольким каналам из одной и той же области памяти в многоканальных и многопроцес-. сорных системах. 1 ил.

1228147

Изобретение относится к вычислительной технике и может быть использовано в многопроцессорных и многоканальных системах переработки информации и управления с общей памятью. 5

Цель изобретения — повышение быстродействия устройства.

На чертеже изображена структурная схема многоканального запоминающего устройства.

Многоканальное запоминающее устройство содержит и каналов обращения к памяти, каждый из которых состоит из регистра,1 адреса, первого декоррелятора 2, второго декоррелятора 3 (являющегося управляемым декоррелятором) и входного регистра 4 данных, m блоков памяти,,и и выходных каналов, каждый из которых состоит иэ декоррелятора 6 (являющегося неуправ- 0 ляемым декоррелятором),К сумматоров 7 (где К вЂ” разрядность запоминающих чисел), К пороговых элементов 8 и выходного регистра 9 данных.

Каждый из блоков 5 памяти содержит многоуровневый элемент 10 памяти, выходной умножитель 11, сумматор 12, и входных умножителей 13 и п сумматоров

14, 15.

Устройство работает следующим образом.

При записи на все регистры 1 где i =- 1, и, подаются адресные коды, а на регистры 4, — информационные коды. На декорреляторы 3 по- 35 дают двоичные сигналы управления, под воздействием которых они прихоИ дят в одно из двух состояний Декор11 реляционное преобразование включено или "Декорреляционное преобразова- 40 ние выключено", т.е. в состояния

"Включено" или "Выключено". В состояние "Включено" декоррелятор 3; переводится в том случае, когда записываемая информация предназначена 45 для использования только в данном

i-ом канале (процессы не показаны ) или только i-м процессом. В состояние "Выключено" декоррелятор 3, переводится в том случае, когда запи- 50 сывается информация предназначена для обмена между каналами (или между процессорами).

Декоррелятор 3; в состоянии

"Включено - псевдослучайно преобразо- 55 вывает набор сигналов, поступающих с выходов декоррелятора 2; в новый набор, так что оба набора являются некоррелированными. Декорреляторы 31, входящие в состав разных каналов, осуществляют независимые преобразо- вания сигналов. Сумматоры 14„", (где j 1 m) блоков 5 памяти формируют взвешенные суммы сигналов, поступающих с выходов регистров 4. .

Во входных умножителях 13; эти суммы умножаются на ключевые сиг- налы, поступающие с выходов декорреляторов 3 (отдельно для каждого ! канала).

Выходные сигналы входных умножителей 13> суммируются сумматорами

15;, и суммарные сигналы запоминаются в элементах 10„. памяти.

При считывании на регистры 1; подают адресные коды. Декоррелятор 3; устанавливают в состояние "Выключено", если необходимо считывать информацию, относящуюся только к данному каналу, и в состояние Включено", если необходимо считывать информацию, поступившую на запись из другого канала и предназначенную для обмена между каналами. Сигналы с выходов декорреляторов 3; через сумматоры 12 попадают на одни из входов выходных умножителей 11 на другие входы которых поступают сигналы иэ элементов 10„ памяти.

Сигнал с выхода умножителя 11„ посту. пает на 1-е входы всех декорреляторов 6„ (где r = 1,К). Преобразование, осуществляемое декоррелятором

6 являетсч обратным по отношению

t к преобразованию, осуществляемому декоррелятором 3„ (т.е примененные последовательно, они переводят набор сигналов в исходный).

Сумматоры 7„ формируют взвешенные суммы сигналов с выходов декорреляторов 6„. После преобразования этих сигналов в пороговых элементах

8„Р в регистрах 9„ образуются считанные коды.

Формула изобретения

Многоканальное запоминающее устройство, содержащее блоки памяти, каналы обращения к памяти, каждый из которых состоит из первого декоррелятора, входного регистра данных, выходы которого подключены к одним из входов блоков памяти, и регистра адреса, выходы которого подключены к входам первого декоррелятора, и

1228

7у

Составитель В.Рудаков

Техред В.Кадар Корректор A-ференц

Редактор Н.Швыдкая

Заказ 2291/52

Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

)13035, Москва, Ж-35, Раушская наб., д .4/5

Производственно-полиграфическое предприятие, r.Óæãoðîä, ул.Проектная,4 выходной канал, состоящий иэ выходного регистра данных, пороговых элементов и сумматоров, выходы которых подключены к входам соответствующих пороговых элементов, выходы которых g соединены с входами выходного регистра данных, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены дополнительные выходные каналы, при- 10

147

4 чем в каждый канал обращения к памяти введен второй декоррелятор, входы которого подключены к выходам первого декоррелятора, а выходы соединены с другими входами блоков памяти, а в каждый выходной канал введен декоррелятор, выходы которого подключены к входам соответствующих сумматоров, а входы соединены с выходами блоков памяти.