Способ контроля логических микросхем

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (gg 4 G 01 R 31/28

5k

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К A ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3779941/24-21 (22) 13.08.84 (46) 15.05.86. Бюл. Ф 18 (72) P.Е.Трипольский (53) 621.317.79(088.8) (56) Авторское свидетельство СССР

Ф 432505, кл. G 06 F 11/26, 1971.

Авторское свидетельство СССР

Ф 413442, кл. G 01 R 31/28, 1972. (54) СПОСОБ КОНТРОЛЯ ЛОГИЧЕСКИХ МИКРОСХЕМ (57) Изобретение относится к контрольно-измерительной технике. Может бытв использовано для контроля функционирования логических микросхем (MKC) выполненных на одном или нескольких элементах 2И-НЕ, ЗИ-НЕ, 4И-НЕ, 8И-НЕ. Цель изобретения — сокращение времени контроля и расширение функциональных возможностей.

Контролируемая, например, MKC 7 содержит входы 1-4, выходы 5 и 6 и

„„SU„„1231479 А 1 элементы 2И-HE 8 и 9. Согласно способу на все выводы МКС, независимо от их назначения, поочередно подают отрицательные импульсы напряжения длительностью 1, в соответствии с временными диаграммами. Находят число выходов МКС по числу ее логических выводов, на которых сформирован положительный импульс. Подсчитывают число таких выводов и находят суммарное число положительных импульсов, сформированных за один цикл проверки. Выполнение всех операций согласно способу, с учетом временнык диаграмм, приведенных в описании изобретения, обеспечивает возможность контроля МКС с неизвестным заранее расположениг-.м входов и выходов, у которых один и тот же вывод может быть входом или выходом, и возможность определения логической функции контролируемой МКС. 2 ил.

1231479

II 5

Изобретение относится к контрольно-измерительной технике и может быть использовано для контроля функционирования логических микросхем, выполненных на одном или нескольких элементах 2И-НЕ, ЗИ-НЕ, 4И-НЕ, 8И-НЕ.

Цель изобретения — сокращение времени контроля и расширение функциональных возможностей способа.

На фиг. 1 приведе»а контролируемая логическая микросхема.; на фиг. 2— временная диаграмма, поясняющая способ.

На фиг. 1 обозначены первый второй 2, третий 3 и четвертый 4 входы, первый 5 и второй 6 выходы контролируемой логической микросхемы 7, содержащей первый 8 и второй 9 элементы 2И-НЕ.

На фиг. 2 обозначены 1, 2, 3, 4, 10 и 11 временные диаграммы импульсов напряжения задаваемых принуди.— тельно на соответствующие выводы

1-6 контролируемой логической микросхемы ат внешнего источника импульсов, 5 и 6 — регулирующие временные диаграммы на выходах 5 и 6 контролируемой логической микросхемы 7, длительность отрицательного импульса, уровень логического нуля на выходах 5 и 6 контролируемой логической микросхемы 7.

Сущность способа состоит в с.педующем.

Предполагается, что да начала контроля тип микросхемы 7 и выполняемая ею логическая функция неизвестны, т.е. микросхема 7 может содержать любое числа логических элементов, каждый из которых может выпол-нять любую логическую функцию из набора 2И-HE., ЗИ-НЕ, 4И-НЕ, 8И-HE.

Задача контроля: установить тип микросхемы 7, выполняемую ею логическую функцию и годность или негодность микросхемы 7.

Для осуществления контроля микросхемы 7 задают пао-.ередно (можна и в любой временной паследавательнос— ти, отличной or показанной на фиг.2) отрицательные импульсы напряжения на все выводы микросхемы 7 независи-мо от их назначения, т.е, на все ее входы и выходы, поскольку отрицательный импульс может быть при этом подан на выход микросхемы 7, находящийся нуля с уровнем U, для предатвраще25

45 0

c>r ния выхода микросхемы из строя or раничивают длительность отрицательного импульса величиной, допустимой по ТУ на микросхемы.

Отрицательные импульсы на выводы

1-6 микросхемы 7 задаются в принудительном порядке от внешнего источника импульсного напряжения в соответствии с временными диаграммами

1, 2, 3, 4, 10 и 11 на фиг. 2.

В том случае, если микросхема 7 является годной, при задании отрицательного импульса напряжения длительностью (фиг. 2) на вывод микросхемы 7, что является входом, например на вход 1 или. вход 2, или вход 3, или вход 4, на выводе, являющемся выходом, например на выходе

5 или выходе 6, формируется положительный импульс длительностью .

Следовательно, па появлению хотя бы одного положительного импульса на данном выводе микросхемы можно определить, что он является выходом.

Суммируя число выводов микросхемы, на которых появился хотя бы один положительный импульс напряжения длительностью, находят общее числа вьгходав (и „, ) микросхемы. Поскольку отрицательному импульсу на одном из входов 1-4 микросхемы 7 обязательно соответствует положительный импульс напряжения на одном из выходов микросхемы, подсчитав общее число положительных импульсов, сформированных на всех выводах микросхемы 7 определяют число входов (и )

Вх микросхемы 7. Для примера, показанна а ыа фиг. 1 и фиг. 2, суммарное чи ла появившихся положительных им— пульсов равно п = 4 и равно сумВх марнаму числу входов микросхемы 7, положительные импульсы появляются на двух выводах 5 и 6 микросхемы 7, следовательно число ее выходов п вых — 2. Сравнивая полученные числа п

Вх

= 4 и и = 2 с заданными для расВь х сматриваемого набора микросхем значениями сочетаний fl и и,„,,опрезх депяют при совпадении тип микросхемы, а значит выполняемую логическую функцию, и считают микросхему 7 годной.

Если микросхема 7 является негодной, например отказала па одному из входов кпи выходов, то полученные значения п „ или п „„„ не совпадут ни с одним из заданных для рассматрива1231479 емого набора микросхем, и микросхема 7 считается негодной.

Таким образом, за счет произвольной последовательности задания отрицательных импульсов на все выводы микросхемы 7 независимо от их назначения, выявления положительных импульсов на всех выводах микросхемы

7, подсчета числа таких выводов и нахождения суммарного числа положительных импульсов, сформированных за один цикл проверки, способ обеспечивает возможность контроля типов микросхем с неизвестным заранее расположением входов и выходов, у кото- 5 рых один и тот же вывод может быть входом или выходом, обеспечивает воэможность определения логической функции, реализуемой логическими элементами микросхемы, в случае на- 20 хождения в корпусе микросхемы нескольких однотипных конических элементов из набора 2И-НЕ, 3И-НЕ, 4И-НЕ, 8И-НЕ.

Предложенный способ осуществляет контроль всех логических элементов контролируемой логической микросхемы одновременно и не требует выполнения операций по переходу от провер-30 ки едного логического элемента к проверке другого логического элемента, следовательно осуществляется быстрее, чем по известному способу.

35 формулаизобретения

Способ контроля логических микросхем, включающий последовательную во времени подачу отрицательных импульсов напряжения длительностью < на логические выводы, являющиеся входами контролируемой логической микросхемы, отличающийся тем, что, с целью сокращения времени контроля и расширения функциональных воэможностей способа, подают поочередно и однократно отрицательные импульсы напряжения длительностью на все логические выводЫ контролируемой микросхемы независимо от их назначения, находят число выходов контрблируемой логической микросхемы по числу ее логических выводов, на которых сформирован хотя бы один положительный импульс напряжения длительностью ., находят число входов контролируемой логической микросхемы, определяя полное число положительных импульсов напряжения длительностью Т на всех логических. выводах контролируемой логической микросхемы, сравнивая полученное значение числа входов и выходов с значениями числа входов и выходов, заданными для определения определенных типов контролируемых логических микросхем, считают контролируемую микросхему годной при совпадении полученного значения чисел входов и выходов с одним из заданных, а логическую функцию контролируемой логической микросхемы определяют как совпавшую с заданной, в случае несовпадения полученного значения чисел входов и выходов с одним из заданных значений считают контролируемую логическую микросхему негодной.

1231479

Составитель Б.Дворкин

Техред Л. Олейник

Редактор И.Сегляник

Корректор A.Îáðó÷àð

Заказ 25á2/51

Тираж 728

ВНИИПИ Государственного комитета СССР. по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производсгненно-полиграфическое предприятие, r Ужгород, ул.Проектная, 4