Устройство для вычисления логических функций

 

Изобретение относится к области автоматики и вычислительной техники. Цель изобретения - повышение быстродействия . Устройство представляет собой сложную структуру, включакнцую такие блоки, как блок выбора функции и блок управления, имеющие специфику в схемном выполнении, характерную для решения данной задачи. Изобретение может быть использовано для управления технологическими процессами, алгоритмы которых описьшаются логическими функциями, а также для моделирования цифровых устройств с целью их проверки и диагностики. 2 з.п. ф-лы, 6 ил. о S (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (1% (11) (511 4 G 06 F 15/20

ОПИСАНИЕ ИЗОБРЕТЕНИЯ .Н АВТОРСКОМ,Ф СВИДЕТЕЛЪСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3603698/24-24 (22) 08.06.83 (46) 23.05.86. Бюл, 9 19 (1 1) Могилевский машиностроительный институт (72) Г.В.Куклин и В.П.Павучук (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 732878, кл. G 06 F 15/20, 1980.

Авторское свидетельство СССР

У 1164724, кл. G 06 Р .15/20, 1982. (54) УСТРОЙСТВО ДЛЯ,ВЫЧИСЛЕНИЯ ЛОГИЧЕСКИХ ФУНКЦИЙ (57) Изобретение относится к области автоматики и вычислительной техники.

Цель изобретения — повышение быстродействия. Устрочство представляет собой сложную структуру включающую такие блоки, как блок выбора функции и блок управления, имеющие специфику в схемном выполнении, характерную для решения данной задачи. Изобретение может быть использовано для управления технологическими процессами, алгоритмы которых описываются логическими функциями, а также для моделирования цифровых устройств с целью их проверки и диагностики. 2 з.п. ф-лы, 6 ил.

"23 <160

Изобретение относится к вычислитепьной технике и автоматике и может быть использовано для управления технологическими процессами, алгоритмы которых описываются логическими функциями, а также для моделирования цифровых устройств с целью их проверки и диагностики.

Цель изобретения — повышение быстродействия вычисления логических. функ-1О ций.

На фиг. 1 представлена структурная схема устройства для вычисления логических функций; на фиг. 2 — структурная схема блока выбора функции; на >5 фиг. 3 и 4 — структурная схема операционного блока; на фиг. 5 — структурная схема блока управления, на фиг.б— временная диаграмма работы устройства. 2О

Устройство (фиг. 1) содержит регистр 1 новых значений входных сигналов, регистр 2 новых значений выходных сигналов, регистр 3 старых значений входных сигналов, регистр 4 старьж значений выходных сигналов, пер" вый 5 и второй 6 элементы ИЛИ,блок 7 выбора функции, первый 8 и второй 9 блоки памяти, операционный блок 10, блок 11 управления., группу 12 элемен- ЗО тов Й, первую 13 и вторую 14 группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ.

Блок 7 выбора функции (фиг. 2) содержит первую 15 и вторую 16 группы триггеров, первую 17 и вторую 18 груп- „ пы элементов И, группу 19 элементов задержки, элемент ИЛИ 20 и элемент 21 задержки.

Операционный блок 10 (фиг. 3 и 4) содержит схему 22 сравнения,, счетчик

23, регистр 24 числа инструкций,регистры 25 инструкций, дешифратор 26, регистр 27 операций, первый 28 и второй 29 дешифраторы операндов, первый

30 и второй 31 дешифраторы адресов... регистр 32 промежуточных переменных,. десять групп 33 — 42 элементов И,три группы 43 — 45 элементов ИЛИ, шестнадцать элементов 46 — 61 И и шесть элементов 62 — 67 ИЛИ.

Блок 11 управления (фиг. 5) содержит генератор 68 импульсов, пять триггеров 69 — 73, девять элементов И

74 — 82, три элемента 83 — 85 задержки, распределитель 86 импульсов и четыре элемента ИЛИ 87 — 90, Устройство работает следующим образом, СЛФ, вычисляемые устройством, мо-, гут иметь вид (). ), Z=-1,г 7.<У), l=(»,.; Р 7

- время начала выполнения очередного к-го шага вычисления логических функций;

X (t- ) — входные переменные, принятые на (к-1)-м шаге; где у (t ) — выходные переменные, р К-I выданные на (к-1) -м шаге; — выходные переменные, вычисляемые на (к1) -м шаге, которые в начале к-го шага выдаются с выхода устройства.

Для определения вычисляемых на текущем шаге работы устройства логических функций {ЛФ) необходмо фиксировать старые и новые состояния входных и выходных переменных, для чего вводятся векторы N ... .и V с т г, "Н

Значения элементов векторов Ж .

С и V„ хранятся в разрядах регистров 3,4 и 1,2 соответственно. Векторы 4,„ и У„ состоят каждый из двух компонент: 1),„„ = (х у

"- -л . с, 1), = (х, y„ ) . Изменение значений входньж переменных х„, поступивших в начале текущего шага, по отношению к входным переменным х,, сохранившимся с предыдущего шага, а также изменение значений выходньж переменАлгоритм работы устройства осноBBH E:à выполнении последовательности операций, обеспечивающей вычисление только тех логических функций из системы логических функций (СЛФ), в которые входят переменные, изменившие свои значения.

1233 ных у, сформированных в конце предшествующего шага и переданных на текущий шаг, по отношению к входным переменным у,, хранящимся с предшествующего шага с момента передачи у с «е!

= у„ на предшествующем ваге), определяют отличные от нуля значения элементов компонент х и у веки !! иуч

Н тора W„=(>„„j = f,n+m).Ïåðåìåííûe, изменившие свои значения по отношению к предшествующим значениям, фикс фуются единицами на соответствующих выходах первой группы 13 и второй группы 14 элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ и определяются но следующему правилу ст н (1„=M O>U, з = 1, +a

Выполнение операции суммирования по модулю два осуществляется в уст20 ройстве с использованием двух групп элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. Для определения номеров функций СЛФ, вычисляемых на текущем шаге, формируется

25 матрица вхождений М размерности

nx(n+m).ÝëåìåHò m,. матрицы равен 1, если в логическую функцию для вычисления у входит переменная х.,j

=1,пили переменная у,,,j = n+1, п+ш. В противном случае m.. = О. Сос-ЗО

1 J тавленная таким образом матрица вхождений М хранится в первом блоке 8 памяти. Решаемые на текущем шаге ЛФ определяются отличными от нуля элементами вектора решаемых ЛФ 35

Ир=(Э, =, « j, Вектор W определяется в результате р выполнения опеоапии

l4 =М! (1 которая в предлагаемом устройстве 40 реализована применением памяти ассоциативного типа, когда в блоке 8 зафиксированы ассоциативные признаки, соответствующие элементам матрицы вхождений М, и подача на вход блока 45

8 сигналов с выхода первой группы

13 и второй группы 14 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ позволяет на его выходе получить значения элементов век тора W, которые фиксируются в бло- 50 ке 7 выбора функции. В соответствии с определенными по приведенному правилу элементами вектора Wð осуществляется последовательное вычисление ЛФ по определению значений у, если

З„ О. При этом адрес вычисляемой

ЛФ однозначно определяется номером

2) х„,„x„Q+ х, 3) при S = 1, z

I I О х х,у=у н Ьх

4) при S = 1, вычисляем СЛФ и формируем

l у„

Второй шаг и

22) xx-,- - .а" °

1! х,т

3) при S, !! — хн =хвк!

ll 1

4) при S 1, вычисляем СЛФ и формируем!!

У„

ll. у.

Третий шаг

160 4 разряда блока 7, для которого .> /О, р

В соответствии с таким адресом вычисляемая функция из блока 9 памяти передается в операционный блок 1О.После того, как вычислены ЛФ, для котоР рых ). О, текущий шаг работы уст- ройства завершается окончанием формирования нового слова выходной информации у и устройство переходит на прием очередного нового слова входной информации х, а с выхода н устройства выдается сформированное слово, выходной информации. Последовательность обработки информации по шагам с момента пуска устройства при

WÄ О и наличии вычисляемых функций (случаи 1/M О; 2/W Ф О, вычисляемые функции отсутствуют - S = О, и не представляют интереса,так как устройство вновь обращается sa входной инфбрмацией и подтверждает выходные сигналы до тех пор,пока не появляются изменения входной информации) можно представить таким образом:

Нулевой mar

Первый шаг 1) х = х, у

1233160

2) xx " х„ н(+) х,", „

= у" (+) y,", 5

3) при S = 1, х

111 111 111

У„ ляем СЛФ и формируФ ем у

Н ния х„

=У

4) .при S = 1, вычиси т.д.

Для третьего шага х,, х, у"

H НДН Идм у" имеют следующий смысл: х„ — входное слово, полученное в начале текущего (третьего) шага из внешней среды (х" ); х — оте,y НЗМ ражает изменение полученного значепо отношению к значению х„ сохранившемуся с предьдущего шага: у — отражает изменение. сформиронзм

° ванного в конце предьдущего шага значения у по отношению к значению

Н у, сохранившемуся с предьдущего ша11 1 га; у — выходное слово, сформированное в конце текущего шага, которое в начале следующего шага выдается во внешнюю среду, как реакция на входное воздействие, поступившее в начале текущего шага.

По сигналу Пуск запускается блок 11 управления и начинает вырабатывать управляющие сигналы I. -I, (фиг. 6). Импульсом Е. устанавливаются в исходное нулевое состояние триггеры первой 15 и второй 16 групп блока выбора функции (фиг. 2), триггеры 71 — 73 в блоке 11 управления (фиг. 5), регистр 1 новых значений входных сигналов, регистр 2 новых значений выходных сигналов, регистр

3 старых значений входных сигналов и регистр 4 старых значений выходных сигналов (фиг. 1). В начале каждого нового шага в регистре 2 новых значений выходных сигналов записаны значения выходных сигналов, соответствующие .кончанию предшествующего лага, а в регистре 3 старых значений входных сигналов и в регистре 4 старых значений выходных сигналов — началу предшествующего шага. Если первый элемент ИЛИ 5 не зафиксировал изменений входных и (или) выходных сигналов т.е. S„ =0, и если на выходе второго элемента ИЛИ 6 S® =,О,то блок 11управления вьдает управляющие сигналы I„ „ до тех пор, пока не зафиксированы изменения входной и {или) выходной информации.По сигналу I производится

1 прием очередного нового слова входной информации в регистр 1 новых значений входных сигналов и выдача с выхода группы 12 элементов И слова выходной информации, сформированного на предшествующем шаге в регистре 2 новых значений выходных сигналов, а также установка через элемент задержки в соответствии с состоянием признака S триггера 71 и сброс в нуле-вое состояние триггера 72 в блоке 11

25 управления. Наличке либо отсутствие изменений входной и (или) выходной информации постоянно фиксируется элементом ИЛИ 5, который через первую

13 и вторую 14 группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ связан с регистрами

1 — 4 старых и новых значений входной и выходной информации. Сигналом осуществляется опрос первого блока 8 памяти и занесение результатов опроса на вторую группу триггеров

16 блока 7 выбора функции, передача содержимого регистров новых значений входных 1 и выходных 2 сигналов соответственно в регистры старых значений входных 3 и выходных 4 сигналов, сброс триггера 71 и через элемент задержки его установка — в соответствии с состоянием признака

S триггера 7?. Если S = О,т.е. нет вычисляемых ЛФ, то следующим сигналом на выходе блока 11 управления является сигнал I„,,если же S

1, т.е. есть вычисляемые ЛФ, то вырабатывается управляющий сигнал Т

По сигналу I с выходов элементов И

1 группы 18 блока 7 вьдается сигнал выборки функции из второго блока 9 памяти, а с выходов триггеров группы

15 блока 7 — разрешение на прием ре55 зупьтата вычисления функции в тот разряд регистра 2, номер которого соответствует номеру вычисляемой функции, устанавливаются в нулевое сос7 1233 тояние счетчик 23 и регистр 32 промежуточных переменных и в единичное состояние триггер 71 блока 11 управления. Сигнал I„ производит передачу инструкции, номер которой соответствует числу в счетчике 23, которая выбирается дешифратором 26, на входы регистра 27 операций, первого 30 и второго 31 дешифраторов адреса. Дешифратор 26 выбирает также разряд в ре- Ip гистре 32 промежуточных переменных, номер которого соответствует номеру выбранной инструкции, для приема промежуточного результата. При сигнале

"Несравнение", т.е. S =- О, из блока

11 управления выдается далее сигнал

I, по которому производится занесение результата выполненной инструкции в подготовленный для приема разряд регистра 32 промежуточных пере- 2б менных и прибавляется единица в младший разряд счетчика 23. В случае появления сигнала Сравнение после прибавления очередной единицы, т.е.

S = 1, очередной сигнал I„, помимо указанных действий, производит установку в единичное состояние триггера

73 и сброс в нулевое состояние триггера 71 в блоке 11 управления. Тогда следующим управляющим сигналом является I,который производит занесение результата выполненной инструкции в подготовленный для приема разряд регистра 2 новых значений выходных сигналов, сбрасывает в нулевое состо35 яние триггеры группы 15 блока 9 и триггер 73 блока 11, устанавливает в соответствии с признаком S триггер

72 блока 11,т.е. либо подтверждает единичное состояние, в случае если есть еще вычисляемые ЛФ, либо сбрасывает в нулевое состояние в противном случае. Таким образом, до выдачи сигнала со схемы 22 сравнения производится поочередное выполнение всех инструкций вычисляемой ЛФ. При выполнении последней инструкции выдается сигнал со схемь| 22 сравнения и результат попадает в регистр 2 новых значений выходных сигналов. Затем процесс 50 вычисления СЛФ повторяется для очередной функции до тех пор, пока не вычисляются все функции. Тогда триггеры 71 — 73 блока 11 оказываются в нулевом состоянии и переводят блок 11 55 управления на выдачу сигналов для приема очередного входного и выдачу полученного выходного слова. Останов

160 устройства может производиться в любой момент его работы нажатием кнопки "Стоп".

Формул а и з о б р е т е н и я

1. Устройство для вычисления логических функций, содержащее регистр новых значений входных сигналов, регистр новых значений выходных сигналов, регистр старых значений входных сигналов, регистр старых значений выходных сигналов, первый и второй элементы ИЛИ, блок выбора функции, два блока памяти, операционный блок, блок управления, о т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия, в него введены группа элементов И, две группы элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ, причем выходы элементов И группы соединены с выходами результата устройства, информационный вход регистра новых значений входных сигналов соединен с информационным входом устройства, выход регистра старых значений входных сигналов соединен с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы выходы которых соединены с первой группой входов первого элемента ИЛИ и первой группой информационных входов первого блока памяти, выход регистра новых значений входных сигналов соединен с вторыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы и с входом регистра старых значений входных сигналов, выход регистра новых значений выходных сигналов соединен с первыми входами элементовИСКЛЮЧАЮЩЕЕ HJIH второй группы и с входом регистра старых значений выходных сигналов,выход которого соединен с вторыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ

> второй группы, выходы которых соединены с второй группой входов первого элемента ИЛИ и с второй группой информационных входов первого блока памяти, выход которого соединен с информационным входом блока выбора функции, первый выход которого соединен с входом второго элемента ИЛИ, второй выход — с управляющим входом записи регистра новых значений выходных сигналов, третий выход — с адресным входом второго блока памяти, вход инструкций операционного блока соединен с выходом второго блока памяти, первый, второй. и третий информацион9 I 233 ные входы операционного блока соединены соответственно с выходами регистров старых значений выходных сигналов, новых значений входных сигналов и новых значений выходных сигналов, выход результата операционного блока соединен с информационным входом регистра новых значений выходных сигналов, вторые входы элементов И группы соединены с выходом регистра новых значений выходных сигналов, выход сброса блока управления соединен с входом сброса блока выбора функции и входами сброса регистров старых и новых значений входных и выходных сигналов, выход управления записи блока управления соединен с первыми входами элементов И группы и синхровходом регистра новых значений входных сигналов, первый выход тактовых импульсов блока управления соединен с синхровходами регистров старых значений входных и выходных сигналов и первым синхровходом блока выбора функции, второй выход тактовых 25 импульсов блока управления соединен с вторым синхровходом блока выбора функции и первым синхровходом операционного блока, третий выход тактовых импульсов блока управления соеди — щ нен с вторым синхровходом операционного блока, четвертый выход тактовых импульсов блока управления соединен с третьим синхровходом операционного блока, пятый выход тактовых импульсов блока управления соединен с треть им синхровходом блока выбора функции и четвертым синхровходом операционного блока, входы запуска и останова блока управления соединены соответственно с входами запуска и останова устройства, первый, второй и третий входы признаков блока управления соединены соответственно с выходами первого и второго элементов ИЛИ и с выходом признака окончания работы операционного блока, причем операционный блок содержит схему сравнения, счетчик, регистр числа инструкций, регистры инструкций, дешифратор, о регистр операций, два дешифратора операндов, два дешифратора адресов, регистр промежуточньгх переменных, десять групп элементов И, три группы элементов ИЛИ, шестнадцать элементов ,И и шесть элементов ИЛИ, причем первый вход схемы сравнения соединен с выходом регистра числа инструкций, 160 второй — с. выходом с тетчик т, выход схемы сравнения соединен с выходом признака окончания работы оттерационного блока, вход дешифратора соединен с. выходом счетчика, вход сброса счетчика соединен с первым синхровходом операционного блока, входы регистра числа инструкций и регистров инструкций соединены с входом инструкций операционного блока, первые входы элементов И первой группы соединены с вторым синхровходом операционного блока, вторые входы элементов И первой группы соединены с выходами регистров инструкций, третьи входы с соответствующими выходами дешифратора, а выходы — с входами соответст-. вующих элементов ИЛИ первой, второй и третьей подгрупп первой группы„ выходы которых соединены с входами соответственно регистра операций,первого и второго дешифраторов адреса, выходы элементов И второй группы соединены с входами регистра промежуточных переменных, первый, второй и третий информационные входы операционного блока соединены с первыми входами элементов И соответственно третьей и четвертой, пятой и шестой, седьмой и восьмой групп, первые входы элементов И девятой и десятой групп соединены с выходами регистра промежуточных переменных, вторые входы элементов И третьей, пятой, седьмой и девятой групп соединены с выходами первого дешифратора адреса, вторые входы элементов И четвертой, шестой, восьмой и десятой групп соединены с выходами второго дешифратора адреса, первые входы первого,второго, третьего и четвертого элементов И соединены с выходами первого дешифратора операндов, первые входы пятого, шестого, седьмого и восьмого элементов И соединены с выходами второго дешифратора операндов, выходы элементов И третьей, пятой, седьмой и девятой групп соединены с Вхо дами элементов ИЛИ второй группы,выходы которых соединены с вторыми входами первого, второго, третьего и четвертого элементов И, выходы которых соединены с входами первого элемента ИЛИ„ прямой и инверсный выходы которого соединены с первыми входами соответственно девятого и десятого элементов И, выходы которых соединены с входами второго элеменI I 123 а ИЛИ, выходы элементов И четвертой пестой, восьмой и десятой групп сое;гинены с входами элементов ИЛИ третьй группы, вьгходы которых соединены нторьгми входами пятого, шестого, едьмого и восьмого элементов И, выходы которых соединены с входами гретьего элемента ИЛИ, прямой и инверсный выходы которого соединены с первыми входами соответственно один— надцатого и двенадцатого элементов

И, выходы которых соединены с входами четвертого элемента ИЛИ, первый вход пятого элемента ИЛИ соединен с выходом второго элемента ИЛИ, второй вход — с выходом четвертого элеменга ИЛИ, а вьгход — с первым входом тринадцатого элемента И, выход которого соединен с первым входом шестого лемента ИЛИ, первый вход четырнадцатого элемента И соединен с выхоггом второго элемента ИЛИ, второй вход — с выходом четвертого элемента ИЛИ, а выход — с первым входом пятнадцатого элемента И, выход которого соединен с вторым входом шестого элемента ИЛИ, прямой и инверсный выходы первого разряда регистра операций соединены с вторыми входами соответственно тринадцатого и пятнадца30 того элементов И, прямой и инверсный вьгходы второго разряда регистра операций соединены с .вторыми входами соответственно девятого и десятого эле ментов И, прямые выходы третьего и четвертого разрядов регистра операций соединены с входами первого дешифратора операндов, прямой и инверсный выходы пятого разряда регистра операций соединены с вторыми входами

1О соответственно одиннадцатого и двенадцатого элементов И, прямые выходы шестого и седьмого разрядов соединены с входами второго дешифратора опе.— рандов, первые входы элементов И второй группы соединены с третьим син15 хровходом операционного блока и счетным входом счетчика, вторые входы— с выходами дешифратора, третьи входы — с выходом шестого элемента ИЛИ, 10 синхровход записи регистра промежуточных переменных соединен с первым синхровходом операционного блока,первый вход шестнадцатого элемента И соединен с выходом шестого элемента

ИЛИ, второй вход — с четвертым синхровходoM опе ппоННо о 6no, e Bbl ход — с выходом результата операционного блока.

З160 1 2

2. Устройство по п. 1, с т ч ич а ю щ е е с я тем, что блок выбора функции содержит две группы триггеров, две группы элементов И, группу элементов задержки, элемент ИЛИ, элемент задержки, причем выход элемента ИЛИ соединен с нулевыми входами триггеров первой группы, выход

i-го элемента И первой группы соединен с первым входом (i+ I)-го элемента .И первой группы и первым входом (i +

1)-го элемента И второй группы, 1, m — 1; m — число вычисляемьгх функций), первый вход последнего элемента И второй группы соединен с выходом последнего элемента И первой группы, вторые входы элементов И первой и второй групп соединены соответственно с инверсными и прямыми выходами триггеров второй группы, прямые выходы триггеров второй группы объединены и соединены с первым выходом блока, прямые вьгходы триггеров первой группы объединены и соединены с BTopbM выходом блока, выходы элементов И второй группьг соединены с единичными входами соответствующих триггеров первой группы и соединены с третьим выходом блока, а через элементы задержки группы — с первыми нулевыми входами триггеров второй группы, информационные входы триггеров второй группы объединены и соединены с информационным входом блока, вход сброса блока соединен с первым входом элемента ИЛИ и вторыми нулевыми входами триггеров второй группы, первый синхровход блока соединен с синхровходами триггеров второй группы, второй — с входами первых элементов И первой и второй групп, третий — через элемент задержки с вторым входом элемента ИЛИ.

3. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок управления содержит генератор импульсов, пять триггеров, девять элементов И,. три элемента задержки, распределитель импульсов, четыре элемента ИЛИ, причем выход генератора импульсов соединен с первыми входами первого и второго элементов И,второй вход первого элемента И соединен с прямым выходом первого триггера, а выход с первыми входами первого, второго и четвертого элементов ИЛИ и через первый элемент задержки — с нулевым входом первого триггера, второй вход второго элемента И соединен с инвер13

1233 сным выходом первого григгера, третий вход — с прямым выходом второго триггера, а выход — с входом распределителя импульсов, первый вход признаков блока соединен с информацион" ным входом третьего триггера, второй — с информационным входом четвертого триггера, третий — с первым входом третьего элемента И и с информационным входом пятого триггера, выход четвертого элемента И соединен с вторым входом первого элемента ИЛИ и через второй элемент задержки — с синхровходом третьего триггера,выход пятого элемента И соединен с вторым вхо- » дом второго элемента ИЛИ и через третий эл"мент задержки — с первым входом третьего элемента ИЛИ,, выход шестого элемента И соединен с единичным входом третьего триггера, выход седьмого элемента И соединен с вторым входом третьего элемента И и с синхровходом пятого триггера выход

J третьего элемента И соединен с третьим входом второго элемента ИЛИ,первый д» выход распределитепя импульсов соединен с первыми входами четвертого,шестого, восьмого и девятого элементов И, второй выход. распределителя импульсов соединен с первыми входами пятого и седьмого элементов И, вторые входы четвертого, шестого, девятого элементов И соединены с инверсным выходом третьего триггера, вторые входы пятого,седьмого и восьмого элементов И—

f 6() 14 с прямым выходом третьего триггера, третьи входы четвертого и пятого элементов И соединены с инверсным выходом четвертого триггера, третьи входы шестого, седьмого, восьмого и девятого элементов И вЂ” с прямым выходом четвертого триггера, четвертые входы шестого и девятого элементов И группы — соответственно с инверсным и прямым выходами пятого триггера, вы— ход де зятого элемента И группы соединен с зторыми входами третьего и четвертого элементов ИЛИ, нулевой вход третьего триггера соединен с выходом второго элемента ИЛИ, нулевой вход четвертого триггера соединен с выходсм первого элемента ИЛИ, синхровход четвертого триггера соединен с выходом третьего элемента ИЛИ, нулевой

:вход пятого триггера соединен с выходом четвертого элемента ИЛИ,вход запуска блока соединен с единичными входами первого и второго триггеров и с входом генератора импульсов, вход остановка блока соединен с нулевым входом второго триггера, выход сброса блока соединен с выходом первого элемента И, выход управления записи блока соединен с выходом четвертого элемента И, первый, второй, третий, четвертый и пятый выходы тактовых импульсов блока соединены соответственно с выходами пятого, шестого, седьмого, восьмого и девятого элементов И.

Пуси

Cliwl ФВ

1233 б(Э

12331бО

Пуск

ВьабЭ

Вьа. Я

1йиЯ

2йвдб

Вьп.79 I ар. 77?, 1 г

8 171 79 1, йи 801

Вьи. 81 1

ВиМ. 82 Iô

8ьж 77 73(Вьц. 72 Т5

86N. U5

8ЬИ. Ж 51

ОЬ1 . г

Вьи.22S>

Составитель О.Мороз

Редактор Н.Рогупич Техред О .Сопко Корректор Л.Пилипенко

Заказ 2772!51 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4