Устройство для моделирования структурно-сложных объектов

 

Изобретение относится к области вычислительной техники. Цель изобретения - расширение функциональных: возможностей за счет воспроизведения временизгх ориентированных графов с функционально взвешенньЕми вершинами . Устройство имеет сложную структуру, состоящую из целого ряда различных функциональных узлов моделирования - дуг графа, топологии графа, вершин графа, а также - блок управления и фрагмент структурносложного объекта. Изобретение позволяет при исследовании сложных систем, сетевом планировании, испытании дискретных устройств, автоматизации проектирования средств вычислительной техники дополнительно воспроизводить временные ориентированные графы с функционально взвешенными вершинами. 6 ил. ю (Л to со . 00 4 (СП

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

4 45 А1 (19) (11) (51) 4 С Об Р 15/20

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ pp \ ф

ОПИСАНИЕ ИЗОБРЕТЕНИ, "

H ABTOPCHOMV СВИДЕТЕЛЬСТВУ . (21) 3773091/24-24 (22) 20 ° 07,84 (46) 30.05. 86, Бюл. N 20 (71) Минский радиотехнический институт (72) Г.П.Лопата, В.И.Новиков, E.Â.Ñóïðóí и В.К.Мельников (53) 681.333(088.8) (56) Авторское свидетельство СССР

1(1034048, кл. G 06 G 7/122, 1983.

Авторское свидетельство СССР

Ф 112б967, кл. G Об G 7/122, 1983. (54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ

СТРУКТУРНО-СЛОЖНЫХ ОБЪЕКТОВ (57) Изобретение относится к области вычислительной техники. Цель изобретения — расширение функциональных возможностей за счет воспроизведения временных ориентированных графов с функционально взвешенными вершинами. Устройство имеет сложную структуру, состоящую из целого ряда различных функциональных узлов моделирования — дуг графа, топологии графа, вершин графа, а также — блок управления и фрагмент структурносложного объекта. Изобретение позволяет при исследовании сложных систем, сетевом планировании, испытании дискретных устройств, автоматизации проектирования средств вычислительной техники дополнительно воспроизводить временные ориентированные графы с функционально взвешенными вершинами. 6 ил.

1 )2

Изобретение Относится к вычислительной технике B может быть Iic пользовано при исследовании сложных систем, сетевом планировании, испытаниях дискретных устройств и автоматизации проектирования средств вычислительной техники.

Цель изобретения — расширение функциональньгх возможнОстей за c÷eT воспроизведения временных ориентированегых графов с функционально-взвешенными вершинами.

На фиг. изображена структурная схема устройства, на фиг. 2 — структурная схема узла моделирования дуг графа, на. Фиг. 3 — структурная схема узла 110 ц "-.лгхроп а11ия тОГIОлО Гии графа! на фиг, йг — структурная схема узла моделирования вершин графа, на фиг, 5 " структурная схема блока управления„ на фиг, 6 — фрагмент структурно-сложного объекта.

Устройство содерж iT узел моделирования дуг графа, узел 2 моделирования топологии графа, узел 3 моделирования вершигг графа и блок

УПРанг ЕНИЯ. УЗЕЛ ) СC>ДЕРЖИТ РЕГHСТР

5, перв»Ей блок 6 памяти, сумматор 7, ассоциативный блок 8 памяти, второй блок 9 памяти, коммугатор )0. Узел 2 содер>кит первый коммутатор 11, ггер-вый блок l 2 памяти, Fiторой блск 13 памяти, второй коммутатор 14, ре1 ис 1 р 5 „,г(B TMHK 6 C>I77чайных Соб::>ITHI

Узел 3 содержит второй блок 17 срэвнения, первый блок 18 памяти, второй блок )9 памяти, элемент 20 задержки, третий бтгогг 21 памя и, четверт»ЕA бл:!1,"

22 памяти, пятый блок 23 памяти,, пер-вьгй регистр 2"., первый коммутатор

25, второй коммутатор 26,. в горой реГис Fp 2 / ., Ггер131зifi блок 28 сра1311е11иг1,, БлОк 4 содержит элем(нт И 29. Коммутатор 30, первый дешифратор 31., сче 1-чик 32Ä reHepaтор 33 импульсов,:; I;>рой дешифратор ЗА, Работа предлагаемого устройств i основана на представлении стpóê у(>нс-сложного объекта н виде функцио— нального ориентированного гр-i@rl G, процессы преобра.зования цифровой 11нформации н котором с заданной точ-.го.стью соответствуют функционированию реального объекта. При этом блоку,, узлу или процессу исходного объекта может соответствовать как отдельная вершина, так и фрагмент Графа (.

Воспроизведение процессов, протекающих

34845

1О

1 .>О

:0

)Г

411 и к

:>О

Г в,; в графе G 13o времени, основано на принципе собь. тийного моделирования

H состоит в том, что состояния графа 0 анализируются только в моменты модельного времени t„, когда хотя бы одна из его вер>пин или дуг изменяет свое состояние.

Вершины графа С функционально взвешены. Каждой вершине с номером ставится в соответствие состояние входов Х (t ), внутреннее состояние

S,(t„), состояние выхода У;(tAI), яв,ляю..11еес>1 элементом множества S, (С„), У; (t„,) Е S„(t ), и оператор ос;, устанавливающий отображения множеств

S. (t ), Х; (t ) в новое состояние

> ), 3)ерЕIН.!ны Ге><1фа моделируют безынерционные логические элементы.

Сос1оянЕЕН вьгхода и состояния х," с X„

Ф кажцОГО 133 >3õодое3 кодируются двоич ными цифрами. Каждой дуге (i, j „) 1 рафа, связывающей 1-ю вершину и К-й вход j -é вершины G, устанавливается вероятность Р; „. того, что состояние ч) к выхода 1-й вершины У;(t,„) будет перецано по дуге (i,j ) Hà K-й вход

1-й в е решЕН ы, Каждому входу или выходу вернгины может та..авливаться временная задержка распространения сигналов состояния. Еак, на фрагменте графа G, гриведенном на фиг. 6,. изображены две трехнходовые вершины с номерами 3 и 7, которым соответствуют oiieI>a Top»I Mz и o „, четыре

Ъ узла временной задер>1гки P „„, p, p,„, i .,ä. Узел временной задержки P., относится к первому входу вершины 5, Ie;IpIII3еденной на фиг, 6. Вьгходной сигнал состояния Уа вершины 3 задерживается на иптерв>гл,, узлом Р>,р, входпсй сигнал х, — на интервал

1 <, узлом )> 3 3. Задержанный узлом 11 с»11 11ал У, разветвляется дугами (3,2), (3, >) (3,!) на три нэправления х х,, Причем по дуге (3, 7) перед поступлегпгем на первый вход вершины

7 сигнал х, эадержи13àåтся на интервал с,, уз.itoм )

Узел l предназначен для воспроиз>3е,-.,ения процессов, протекающих в узлах временной задержки сигналов.

Кажцому узлу (;„ графа 0 в блоке 6 отводится о гдельная ячейка (i,Ê), в i(oT0pую перед началом моделирования записывается значение временноГо интервала г; . В ячейку (i, К) заг->исывается также адрес АП;„узI .I1a, I3 который после за„ержки на инз 1234 тенвал 7; „должна быть передана информация с выхода узла l . Если адрес АП „=2, то информация с выхода узла 1 передается в узел 2, если

АП;„==3, то данные передаются в узел

3. Так, для графа приведенного на фиг. 6, для узла 11.,п АП „=2, так как поток информации с выхода узла разветвляется дугами (3,2), (3,5), (3,7) и, следовательно, должен прой- 10 ти топологическое преобразование.

Для узла Рь, АП,=3, так как выход узла соединен с первым входом седьмой вершины, и непосредственно после воспроизведения задержки l5 должно быть начато моделирование операторао

Каждый из узлов временной задержки P;,„ìoæåò находиться в двух состояниях — состоянии ожидания и состоя- gg нии активности. Узел переходит в состояние активности в момент, когда сигнал на его входе изменяет состояние. По окончании воспроизведения задержки узел Р;„ переходит в состоя- 25 ние ожидания. Информация об узлах 3;„, находящихся в данный момент в состоянии активности, хранится в блоке 8.

Узел 1 может находиться в двух состояниях. В состоянии приема информации — в некоторый момент времени

t для каждого поступившего номера у-,ëà (i,t;) вычисляется значение t +

+ момента окончания воспроизведе«К л 35 ния задержки с;„, и в ячейку блока 8 записывается в поле информации слово (i,К), Z„„, АП;„, где Z;, — логическое состояние дуги графа, соответствующей узлу ;„, которое эта ду40 га должна принятb после воспроизведения задержки Г„„, в поле ассоци1,К ативного признака блока 8 записывается значение t + . Тем самым в м чк блоке 8 накапливается очередь собы45 тий, дпя каждого из которых определен момент возникновения t +, л(°, К

Узел l сохраняет состояние приема информации до тех пор, пока узел 2 либо узел 3 находятся н состоянии

50 обработки.

В состоянии обработки информации из очереди, накопленной в блоке

8, выбирается событие, имеющее минимальное значение момента воэникно- 55 вения (tÄ +i; )Ä, „ . Продвигается модельное время, таймеру присваивается значение (t +i;,„);„ ..Информация

845 4 об узле p;„-i, К, Z;, под управлением блока 4 поступает в узел 2 при

АП =2; „=3 ° Если несколько событий имеют равные минимальные значения времен возникновения, то узел 1 последовательно выдает информацию о всех них и переходит в состояние приема.

В блоке 8 при поступлении сигнала записи выбирается свободная ячейка, в информационное поле которой записываются АП;„, i, К, Z;„, в поI ле ассоциативного признака — t + „„

При нулевых сигналах на первом и втором входах разрешения записи ассоциативного признака блок 8 работает в режиме считывания, выполняется алгоритм ассоциативного поиска и считывания ячейки с ассоциативным признаком, ближайшим большим к признаку опроса. Если несколько ячеек имеют равные ассоциативные признаки, то считывается содержимое всех этих ячеек.

Узел 2 предназначен для воспроизведения процессов передачи инфор» мации в дугах графа G. Каждой i-й вершине графа в блоке 13 отведена

i-я группа ячеек, число которых на единицу больше числа дуг, исходящих из -й вершины, каждая из ячеек -й группы, кроме последней, содержит номера вершины j и входа вершины К, с которой связàíà 1-я верппгна дугой (i, j ), адрес АП, . узла, в который 3к должна быть передана информация из узла 2 и признак г, укаэываюший окончакие 1-й группы и равный единице для всех ячеек группы, кроме последней. Последняя ячейка группы не от— носится ни к одной из дуг, содержит

r=0 и обозначает конец группы.

Узел 2 может находиться в дгух состояниях. В состоянии приема узел

2 ждет поступления данных, ка выходе признака r поддерживается нулевой сигнал. При поступлении на информационный вход блока 15 номера вершины 1 и состояния ее выхода Е;, оэначающих, что в исходящих из вершины 1 дугах должны быть воспроизведены процессы передачи состояния Z. с заданными вероятностями, узел 2 переходит в состгяние обработки.

Из блока 13 последовательно считывается содержимое ячеек i-й группы, ппричем íà выход признака последней дуги блока 13 поступает значение поля r, на выход параметров дуги и ад—

1234845 реса перехода — значения j К

АП;, на выход вероятности обработки дуги — значение P . Датчик 16

« (к разь(грывает случайное событие передачи состояния Z„ II FJ; e (i,j ) с вероятностью P . Если событие про« 1к иэошлс, т.е. передача состояния имеет место, номера вершины 1, входа

К, состояние ?, выда(отся на Выход

1 коммутатора 14, а адрес АП„ узла приемника информации выдается на. выход коммутатора 11. Если АП; =3, 1,), то приемникам является узел 3, если

АП;; =1, та узел 1. При этом на. вы- «)«; ходе признака последней дуги блока

13 поддерживается единичный сигнал.

После завершения моделирования последней дуги i-й группы узел 2 возвращаетсл в состояние приема.

Узел 3 предна-;I(à÷åFI для вычисления операторов d. Вершин графа С.

Каждой вершине i графя в блоке 22 отведена отдельная ячейка, в которой хранится гекуп,ее слово состояния вершины (ССВ 1, которое содержит сос-тояние входов Х (t„) на данный ма-MQFIT 0JJeJ!I iIoco I3peMBHH, Внутреннее состояние верп(иггы S; (t ), включающее состояние выхода У„((: ).

Узел 3 работает в двух режимах.

В режиме приема номера верши.=(, номера входов вершин и их состояния г(оступают из узла 1 или узла 2. Режим приема устанавливается в узел 3, если либо узел 1, либо узеn 2 находятся в сос- îÿíèè обр,аботки. Выполняется обрашение к (-й ячейке блока

22 памяти, и в СОВ i -й вершины !з

К -й разряд поля Х записывается

1 1 новое значение входного сигнала, Одновременно в блоке 18 запоминается номер Вершины (, у которой из= менилась эначен((е (; -! o входа. I. c:IH в этот момент модельного времени изменяется также состояние некоторого другого гп ° -га входа этой же вершины, записывается новое значение входного сигнала, но номер « в блоке 18 вторична не записывается.

Узел 3 находится в состоянии приема да тех пор, пока узел 1 или 2 находятся в состоянии обработки и выдают информацию.

В момент, когда узлы 1 и 2 завершают обработку и переходят в состояние приема„ на первом и втором вхо ах разрешения записи блока 18 ус.«

«5

/1

« танавливаются нулевые сигналы, и узел 3 переходит в состояние обработки. Тем самым узел 3 переходит в состояние обработки лишь после того, как из узлов 1 и 2 в него введены новые сас гаяния тех входов,,вершин графа, которые на данный момент мсДЕЛЬНОГО BP(IPFIH H Me((HJ!H 0HOe COC таяние.

Из блока 18 считываются номера вершин, входы которых изменили свое состояние, из блока 22 — ССВ этих

« вершин. Для каждой -й вершины вычисляется значение внутреннего состояния S (t,,) в соответствии с оператором и(;, В((лючая новое значение выхода вершины У,(,„). Если прежнее состояние вершины S;(t„,) и новое Вычисленное состояние S (ь,„) не совпада(от, та ССБ с модифицированным по«« лем S =àïè,ñûâ,àåòñ;ÿ ;в i -ю ячейку бла« ка 22. Если при этом пра1=зашла изменение выхода вершины, т.е. У; (С„,)

-/ У, (t„), Io узегт 3 выдает номер вершипы,, новое состояние ее выхода

У (Г „), номер К=О, кадиру(оп:ий номер ,+ выхода верпгины в сис (еме нумерации

Выходов вершин в узел 2 если; П =2, « (JJH в узел 1. если AII; =1. Адреса персхада АП хранятся в блоке 22.

«

На вь(хаде занятости блока 18 паддерживается единичный сигнал, если з блоке 8 зафиксирован хотя бы один номер верши. .ILI с иэмепившимся в этот момент модельного времени входом.

:(тим мсамьм препятстгуется проведение ас "ациа пивнага поиска в блоке 8 и„ следовательно, паряцивание модельного времени да окончания функционального моделирования вершин, зафиксированных в биоке 18. Еди((ичный сигнал хатя бы на одном из входов разреше— ния записи приьадит био(1 1 8 В режим

3 а!(ИСИ 1;1П(«С Pi!ñàÖHH iiPH (ГУЛЕВЫХ СИI н;. -,(а, на э их входах бг(ак 1 8 В а батав ет в режиме счить;вяния. Продвижение а«д(1«е с а в э «ам режиме эы1«слняе тся пс атрицатеп(ьпа(.(у фронту сигнала на первом входе считывания или па положительному фрапту на втором входе считывания.

Блск 22 и;(еет вход записи, адресный вход,, информационный вход, вход разрешения модификации состояния вершины и вхсд разреп;ения записи.

При поступлении на вход аписи номе1 р» вершины, номера К; ".:ходя и сас35

Блок 4 синхронизирует передачу данных между узлами 1, 2, 3. Его работа основана на циклическом алгоритме сканирования запросов на передачу данных. В случае поступления запроса на один из информационных входов коммутатора 30 блок 4 дешиф7 1234 тояния Х„ по сигналу разрешения записи в поле Х; i-го ССВ в К -й разряд записывается новое значение X„.. При

1 поступлении на адресный вход номера вершины 1 при нулевом сигнале на входе разрешения модификации состояния вершины блока 22 на его выходы считывается ССВ i-и вершины: значения

X (1,„), S;(t„) и АП;, а при единичном сигнале на этом входе и при на- 10 личии адреса 1 на адресном входе в поле S; i-го ССВ записывается новое

3F состояние S (t ) . Один и тот же оператор Х может соответствовать нескольким вершинам графа G. Для каж- 15 дого вида операторов и в блоке 23 отводится отдельная область ячеек.

Обращение к некоторой j-й области выполняется н соответствии с адресом Q, поступающим с выхода блока 20

19. Выбор ячейки внутри области осуществляется в соотнетствии с поступающими значениями Х(1,„) и S(t„).

Каждому сочетанию значений X(t ) v.

М

S(t„) внутри заданной области соот- 25 ветствует отдельная ячейка, содержащая значение нового внутреннего состояния S (Т, ). Значение S (t ) считывается на выход состояния вершины блока 23.

ЗО

Для каждой i-й вершины в блоке

19 отводится отдельная i-я ячейка, в которую записывается адрес Ц области памяти в блоке 23, соответствующей оператору К,. При этом область с адресом 0 является общей для всех вершин, у которых операторы с(, идентичны оператору сс;.

Коммутатор 25 имеет первый и второй управляющие входы, при совпадении единичных сигналов на которых на выход коммутатора передается информация с первого и второго информационных входов, причем на первый информационный вход коммутатора 25 ч поступает значение У; иэ поля S.

1 на второй информационный вход — номер i и постоянно висящий на этом входе номер К=О, кодирующий номер выхода вершины в системе нумерации выходов и входов вершины.

8 рирует адрес приемника информации и выдает синхронизирующие сигналы разрешения пере 1ячи на первый, второй или третий выходы дешифратора

34, которые поступают в узел-передатчик данных, и сигналы разрешения приема на первый или третий ныходы дешифратора 31 или выход элемента

И 29, которые поступают н узел-приемник информации. Далее просматривается следующий вход запроса и т.д.

Дешифратор 34 имеет информационный и три управляющих входа, единичный сигнал на любом из которых разрешает работу дешифрятора.

Дешифраторы 31 и 34 имеют каждый первый, второй и третий выходы, причем единичный сигнал на перном входе вырабатывается при значении 1 на информационном входе, на втором выходе — при значении 2, на третьем выходе — при значении 3.

Рассмотрим работу устройства на примере фрагмента графа (фиг. 6).

Перед началом моделирования в блоки 6, 12, 13, 19, 22 и 23 записывается начальная информация о вершинах, дугах и узлах временного моделирования графа, во нсе ячейки блока 21 заносятся логические еди— ницы.

Работу устройства рассмотрим с момента модельного времени t,,когда узлы 2 и 3 находятся н состоянии приема, причем блок 18 не содержит номеров вершин, хотя бы один из входов которых изменил свое состояние в данный момент моцельного времени

Узел переходит в состояние обработки, причем в состоянии активности находятся узлы(".,„,P. .1 „„. Это означает, что в блоке 8 накоплена очередь событий, для каждого иэ активных узлов отведена отдельная ячейка, в поле ассоциативного признака которой записано время возникнонения события t, „, а в поле информации — номер вершины i, номер входа или выхода К (для кодирования выхода вершины К=О). состояние Z и,а",дрес приемника АП . В рассматриваемом слу1ilc чае в блоке 8 заняты три ячейки, н первой иэ которых записано „> =3, К 3, Z.; х =О, АП =-3, во второй

1 l третьей — t, i-=3, К=О, Z o=у =О, АП,,=2. Блок 8 переключается н режим считывания информации в соответст- 234845!

О вии с признаком опроса, равным t u поступающим из регистра 5 на вход признака опроса блока 8.

Блок 8 выполняет ассоциативный поиск инфорь!Яции с ассоциативны?! признаком, ближайшим большим к признаку опроса. Пусть ассоциативные признаки t, =,„ и Г„о -. t>3. Тогда в результате поиска в блоке 8 будут найдены две ячейки с равными ассоциативны- to

MH признаками t7 и t . Инфорыяционныв поля этих ячеек будут последовательно считлны из блока 8 и записаны в блок 9. Знлчени" ассоцилтивНОго признакa t . =1: -,, зяп.icbiBBB"., ся в регистр 5, Так как В <-Jlolt 9 с этого моментл содержится информация., то ня его выходе занятости Вырабатывается единичный сигнал, озна -ающий,что узел 7б находится в состоянии обработки.

Из блока 9 считывается первое слово, соответствующее узлу !3„, . С выхода коммутатора 1О считывается i-, !).=3, Х7- =1, с выхода адреса переходя бло- 27 ка — Alit Ä=3. Значение AIT7Ä=3 посту — ает нл первый информационный вход коммутатора 30,, и в момент равенст;ва содержимого счетчика 32 единице

АП<7 =3 через коммутатор 30 поступа- ;!б

S ет на дешифратор 31, на третьем выходе которого Выраблть!влется единичный сигнал, поступающий в узел 3.

Одновременно разрешается работа дешифратора 3 ?, на пер.вом выходе которого |3ырлбятывается диничны!.-: сигнал, по ступя?<эщий F g 3 ел 1.,Тем узел 3 разре!пяется прием информации, a B 3r ЗЛЕ ВЬ!ДЯ< ЧЛ I III(13OP< :ЯЦ|IH С первого выхода дешифраторя 3

К=о х = - 1, Одновременно с тре<ье7,< *

F0 выхо,ца дешифрлторл 31 сигнал 1

Все ячейки блока 21 содержат в тот момент единицы, так как до момента времени перехода узла 1 в состояние

Обработки у<злы l

21, устанавливают все его ячейки в единичное состояние. 13 блока 21 считывается логическая единица на вход записи блока 18, что приводит к записи в него номера вершины 1=7.

В блоке 22 выполняется Обращение к седьмой ячейке, и в ССВ седьмой вершины в поле входов Х входу с номером !)=3 присваивается значение х

7,3

Тем самым в блоке 22 модифицируется

ССВ вершины 7, а в блоке 18 запоминается номер вершины i=-7, у которой изменилось значение по крайней мере одного из выходов.

Задержанный элементом 20 сигнал поступает на вход записи блока 21 и приводит к "-:яписи в I÷å?!isó с номером

1=7 логического нуля. Этим самым пре— дотврлщле с, Вторичная запись номера i=7 в блек 18 в том случае, ес.<ли до момента переход= узла 3 в состояние обработки поступает информация о 101 „ч -о еще один вход вершины 7 изменил свое состояние в данный момент Iîpåëüïîãо времени. В том случае ня 13ba;op блока ?! считывается логиче ски?! нуль !Редотврлщяющий запись информации в блок 18.

В блоке 4 генератор 33 вырабатыВЯЕТ ОЧЕ,|ЕДП011 И<""ПУЛЬС. 110 КОТОРОМУ содержимое с -етчика 32 cтановится равным 2, и нл вь!ходах де!1|ифраторов

3 li 34 сбрасываются сигналы. По заднсму фро,17) сигlraля 1!я В?:Оде считы вяния блока 9 из него считывается содержимое следующей ячейки, на выход параметров ду ?! Поступает 1=3, К=<О < У,- =.О, на вых<эд лд!Зесл перехо)<71 =? . <)дре< п<3иемникя инт<ормя

IIH i, )i э <3е реп яе тся на первыи ин

<форь?

Тяк как генерятOp 33 непрерывII0 вырлбатыгле; импульсы и так кяк

" Ie . «I; 32 имеет коэффициент перее l =:< p:1. 31<в|<<3

< < через b!obli«тti. О!3 r 7 1<0<<.: |У

Вход деш I I?pa topa 31, ня ?3 !.Ором выХО,.|Е КОТО!30 ГО 13blP r<áaÒÛI?aa I CIS ЕДИНИЧ ный сигlsaп, Тлк клк узел 2 находится г, !Ястоя ц -<й -к мент в состоянии приемя инфÎp !Яцик, ТО нулевой сигнал пО ступает и я ?3 I a 31 проходит через элемент

II 2 9 нл вход синхро низ Яции реги стра

15. Одновременно срабатывает дешифратор 34, lla его первом В . оде воз35

С второго выхода дешифратора 34 сигнал поступает на второй управляющий вход коммутатора 14, и так как на первый управляющий вход коммутатора 14 с второго выхода датчика 16 также поступает единичный сигнал, то на выход коммутатора 14 пере даются с первого информационног.о

11 1234 никает единичный сигнал, поступающий в узел 1 и открывающий коммутатор

10. Слово i=3 Уз =0 поступает на информационный вход регистра 15 и записывается в него. Номер i-=3 поступает на адресный вход"блока 12, с выхода которого на адресный вход блока 13 считывается адрес R области, соответствующей третьей вершине. Для графа (фиг. 6) структура области тре-IO тьей вершины имеет следующий вид.

Первая ячейка содержит номер верши— ны j =3, номер входа К =2, адрес АП д=

=3, вероятность Р признак г, =1.

B-ò,îðàÿ ячейка содержит j =5, К =1, 15

АП 1=1, Р, г =1, третья j=7, К =1, АПз7 ° Рз,, гэ7 =1. ЧетвертаЯ Ячей1 ка содержит нули и является последней в области.

Таким образом, при поступлении на адресный вход блока 13 адреса К. из первой ячейки третьей области считывается слово, причем номер вершины j--3 и номер входа К =2 посту.! пают на второй информационный вход коммутатора 14, адрес АП =З поступает на информационный вход коммутатора 11, вероятность P> > — на вход датчика 16 случайных событий, а признак r =I — на выход признака послед30 ней дуги блока 13, указывая на то, что узел 2 перешел в состояние обработки. Одновременно в блоке 4 закрывается элемент И 29, запрещая обращение к узлу 2, пока он находится в состоянии обработки.

Датчик 16 с вероятностью Р. разыгрывает случайное событие осуществления дуги (3,3). Пусть событие имело место. Тогда датчик 16 вырабатыва — 40 ет на втором выходе сигнал, по кото-рому открывается коммутатор 11, и адрес AII =3 поступает на второй информационный вход коммутатора 30, При наличии в счетчике 32 кода 2 открывается по второму информационному входу коммута гор 30, адрес АП =-3 поступает на вход дешифратора 31, на третьем выходе которого вырабатывается единичный сигнал.

845 12 входа состояние ч =0 из регистра

15 и с второго информационного входа — j =3, К =2 из блока 13. Такич образом, слово j =3, К; =2, Уз =-0 поступает на выход коммутатора 14, и по сигналу с третьего выхода дешифратора 31 в поле входов ССВ третьей вершины в блоке 22 второму входу присваивается значение х =у =0. из блока 21 считывается логическая единица, сигнал которой приводит к записи. номера i-=3 в блок 18. B третью ячейку блока 21 записываются логический нуль. Этим завершаются процессы, связанные с моделированием передачи состояния по дуге (3,3).

По очередному импульсу генератора

33 изменяется содержимое счетчика

32, на выходах дешифраторов 31 и 34 сбрасываются сигналы. По заднему фронту сигнала на втором входе считывания блока 13 выполняется обращение к следующей ячейке третьей области, в результате чего íà выходы блока 13 поступают j =5, К =1, АП.„ =1, Р, r =1. Датчик 16 с вероятностью Р„ разыгрывает сущесчвование дуги (3,5). Пусть событие имело отрицательный исход. Тогда датчик 16 вырабатывает на первом выходе единичный сигнал, который поступает в блок

13, в результате чего в нем выполняется обращение к очередной ячейке третьеи области. На выходы блока 13 считываются j=7, К.=l, АП,=I,Г. г, =I. Датчик 16 разыгрывает сушествование дуги (7,1). Пусть дуга существует. Тогда на втором выходе датчика 16 вырабатывается сигнал, по которому открывается коммутатор 11, и адрес AII 7=1 поступает на второй информационный вход коммутатора 30.

При равенстве содержимого счетчика 32 двум адрес AII>7-=1 поступает на вход дешифратора 31, на первом выходе которого вырабатывается единичный сигнал . На втором выходе дешифратора 34 также вырабатывается единичный сигнал, по которому в узле 2 открывается коммутатор 14 для выдачи слова j =7, К =1, g> =О. С первого выхода дешифратора 3) сигнал поступает на вход считывания блока 6 и вход записи блока 8. Из ячейки (7.1) блока 6, соответствующей узлу 3... считывается адрес АП =3 и значе7,1 ние временного интервала с,, Сумматор 7 выполняет операцию сложения! 234845

30

13 значений (,, и текущего модельного времени t„, равного С,„ и хранящегося в регистре 5. Значения +(.,(„

АП... номер вершины 1=7 и номер входа F; -=1 поступают в блок 8 который 1

7 записывает информацию об узле 1„, причем „+ с,, записывается в поле ассоциативного признака, j=7, К =1, АП =3 — в информационное поле ячей(.1 ки. Тем самым узел j,, переходит в состояние активности, информация о нем включается в очередь событий в блоке 8.

По очередному импульсу генератора 33 изменяется содержимое счетчика 32, на выходах дешифраторов 31 и

34 сбрасываются сигналы по заднему фронту сигнала на втором входе считывания блока 13, выполняется обращение к следующей ячейке третьей области, в результате чего на выходе блока !2 поступает последнее слово области j=-O, К;=О, AFF„=O, Р,; =OÄ г*=О. Так как значение r=O, то на выходе признака последней дуги блока

13 сбрасывается единичный сигнал.

Узел 2 переходит в состояние приема, Таким образом, так как узлы 1 и 2 .находятся в состоянии приема, то в узел 3 передается информация о всех вершинах, выходы которых в данный момент модельного времени изменяют свое состояние (вершины с номерами

3 и 7), все ячейки блока 21 заполняются логическими единицами, разрешается считывание иэ блока 18 памяти. Так как блок 18 содержит информацию, то в блоке 8 запрещается выполнение ассоциативного поиска, и, следовательно, наращивание модельного времени.

Номер вершинь(7 подается с выхода блока 18 на адресный вход блока 22, на выходы которого считывается ССВ седьмой вершины, Адрес АТ1 =2 записывается в регистр ?7. Одновременно номер вершины 7 поступает на вход блока 19, из которого считывается адрес Q области в блоке 23, соответствующей оператору(>(„, В соответствии с состоянием входов Х, и с состоянием S внутри области выбирается ячейка, содержащая новое состоя

>> >( ние седьмой вершины S,, Значение S. с выхода блока 23 записывается в регистр 24 и далее поступает на второй вход блока 28 сравнения, где выполняется сравнение старого Б„ и ноного S состояний седьмой вершины

Влок !7 сравнения выполняет сравне4 ние старого у и нового у. значений

Т > выхода седьмой вершины.

Пусть в данном случае S. =S, . Сле>( 1 довательно, y„=y,, и на выходе Совпадение" блока 7 вь(рабатывается единичный сигнал, по котороь(у из блока

18 считываетc(i очередной номер вершины j =3. Аналогично на вь(ходе блока

22 считывается ССВ третьей вершины, а из блока.:! 9 — адрес Q1 области, соответствующей Оператору (> . Адрес

АП =! записывается в регистр 27. Из 3 блока 23 в регистр 24 считывается новое состояние, которое сравнис" вается блоком 28 со старим состояни),»ем Б . Пуcть S. < S . Тогда блок 28 вырлбатывает на своем выходе единичный сигнал, синхронизирующий злпись

1в блоке 22 нового состояния S на поле состояния ССВ третьей вершины.

МПус гь у ру, тогда блок 17 вырабатывает на выходе Песовплде ше единичный сигнал, по которому открывается коммутатор б, нл выход которого

11o=тупает адрес приемника информации А1!3=-1.

В момент равенства содержимого сче тч икл. 3 TpP(I ((>pic r(Ï =- > o(> y(1>P— ет нл вход дешифр",òoðà 31, нл первом выходе которого возникает сиг лл. .диничнь(1(сигliëë вь:раблть(влется тлкже нл трет: ем выходе дешифрлтора

34, В блоке 3 открылле ICR также коммутлтор 25 для прохождения номера

E3(3p!>((I (,(3 с выхода б!>Окл 8, номера

Е=-Л, кодирующего номер ль>хoдл. постоя I >lo (3ися(((иЙ ил !3 торОм инфор .-(л(пиОнном входе комму>лторл 25, и знлчеиия.вь*,—

;О" 1(О ГО CO(ТОЯИИЯ РЕ Ь>Э>1 РЭГИ((и

>(Ю

Я ВЛ((Ю(ПРГOCR ОД1:ИМ И.З РЛЗ!ЭЯДОВ с 13ыходл !3(:: Г(l c i р(1 24, С > (>э (>во ГО 13ыхс>дл д>P(л>>ф>3 л (О (3л- 3 1 сиг((лл I Остуллет Hd Eiход с i((тывания

Олона g и вход g описи бло кл 8 11з бло— кл б cчитывлется адрес прил:-шика

АП-„, =. и зилчени= злд-:!>;.:.1(,1(.,, сумматор 7 (Зь((ис(IRP T сумму (,:-,, „. в блок

Ф, (8 3 B((ècû(326 т(я ииф(> мл ((ил o(1 уз Ip $30

ПРИЧЕМ 1.>1 3 >:,(, ЗЛПИЛЬ:ЛЛ(ГС.- В ГОЛЕ лссоцилтив((ого приз((лкл,, номер вершины 3, номер К=(3, адрес А!Т3л=2 — в инфсрмлциони:1е поле ячейки. >. е((самым узел 1q,, переходит л состояние

t лкти13нос ти.

ПО перлом импульсу генератора

33 с изменением содержимого счетчи1234845!

6 ка 32 сбрасываются сигналы на выходах дешифраторов 31 и 34, по заднему фронту сигнала на первом входе разрешения записи блока 18 выполняется попытка считывания из него очередного слова, но так как блок 18 информации уже не содержит, то на его выходе занятости устанавливается нулевой сигнал. Узел 3 переходит в сос- 10 тояние приема..

Так как на входах разрешения за— писи ассоциативного признака блока

8 присутствуют нулевые сигналы, то блок 8 переключается в режим ассоциативного поиска в соответствии с признаком опроса, хранящимся в регистре S и равным текущему модельному времени t Далее устройство работает аналогично. формул а изобретения

Устройство для моделирования струк 25 турно-сложных объектов, содержащее узел моделирования дуг графа, состоящий из первого и второго блоков памяти, сумматора, ассоциативного блока памяти, коммутатора и регистра, узел моделирования топологии графа, состоящий из первого и второго блоков памяти, первого и второго коммутаторов, регистра и датчика случайных событий, блок управления, состоящии из коммутатора, первого и второго де35 шифраторов, счетчика, генератора импульсов и элемента И, причем в блоке управления выход генератора импульсов соединен с входом счетчика, выход

40 которого подключен к информационному входу второго дешифратора и управляющему входу коммутатора, выход которого соединен с управляющим входом первого дешифратора, первый,вто45 рой и третий выходы которого подключены соответственно к первому упрзв— ляющему входу второго дешифратора, прямому входу элемента И, второму управляющему входу второго дешифратера, а выход элемента И соединен с

50 третьим управляющим входом второго дешифратора, в узле моделирования дуг графа выход адреса перехода первого блока памяти соединен с одноименным входом ассоциативного блока памяти, выход времени выполнения вершины первого блока памяти подключен к первому входу сумматора, второй вход которого объединен с входом признака опроса. ассоциативного блока памяти и соединен с выходом -регистра, выход сумматора подключен к входу записи признака опроса ассоциативного блока памяти, выход адресов перехода и параметров дуги которого соединен с информационным входом второго блока памяти, выход значения ассоциативного признака ассоциативного блока памяти подклкчен к вхо ду регистра, выход параметров дуги вто— рого блока памяти соединен с информационным входом коммутатора, в узле моделирования топологии графа выход номеров вершин регистра соединен с адресным входом первого блока памяти, выход которого подключен к адресному входу второго блока памяти, первыи вход считывания которого соединен с первым выходом датчика случайных событий, второй выход которого подключен к управляющему входу первого коммутатора и первому управляющему входу второго коммуI татора, выход вероятности обработки дуги второго блока памяти соединен с входом датчика случайных событий, выход состояния вершины регистра подключен к первому информационному входу второго коммутатора, выход параметров дуги второго блока памяти соединен с информационным входом первого коммутатора и вторым информационным входом второго коммутатора, причем первый и второй информационные входы коммутатора блока управления соединены соответственно с выхо— дом адреса перехода второго блока памяти узла моделирования дуг графа и выходом первого коммутатора узла моделирования топологии графа, выход признака последней дуги второго блока памяти узла моделирования топологии графа подключен к первому входу разрешения записи ассоциативного блока памяти узла моделирования дуг графа и инверсному входу элемента И блока управления, выход которого соединен с синхронизирующим входом регистра узла моделирова п я топологии графа, первый и второй выходы второго дешифратора блока управления подключены соответственно к входу считывания второго блока памяти и управляющему входу коммутатора узла моделирования дуг графа, второму

13:34845

18 входу считывания второго блока памяти и второму управляющему входу второго коммутатора узла моделирования топологии графа, первый выход первого дешифратора блока управления соединен с входом считывачия первого блока памяти и входом записи ассоциативного блока памяти узла моделирования дуг графа, выход коммутатора узла моделирования дуг графа подключен к информационному входу регистра узла моделирования топологии графа, а выход второго коммутатора узла моделирования топологии графа соединен с адресным входом первого блока памяти и входом параметров дуги ассоциативного блока памяти узла моделирования дуг графа, о т л и— ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет воспроизведения временных ориентированных графов с функционально-взвешенными вершинами, в устройство введен узел моделирования . д вершин графа, состоящий иэ пяти блоков памяти, двух регистров, двух коммутаторов, двух блоков сравнения и элемента задержки, причем в узле моделирования вершин графа информационный выход первого блока памяти соединен с входом второго блока памяти, выход третьего блока памяти подключен к входу записи первого блока памяти, выход состояния входов вершины четвертого блока памяти соединен с одноименным входом пятого блока памяти, выход состояния вершины четвертого блока памяти подключен к одноименному входу пятого блока памяти и первым входам первого и второго блоков сравнения, выход пятого блока памяти соединен с входом первого регистра, выход которого подключен к первому информационному входу первого коммутатора, вторым входам первого и второго блоков сравнения и информационному входу четвертого блока памяти, выход элемента задержки соединен с входом записи

50 третьего блока памяти, выход адреса перехода четвертого блока памяти подключен к входу второго регистра,выход которого соединен с информационным входом второго коммутатора, выход

55 первого блока сравнения подключен к входу разрешения модификации состояния вершины четвертого блока памяти, выход "Несовпадение" второго блока сравнения соединен с первым управляющим входом первого коммутатора и управляющим входом второго коммутатора, выход "Совпадение" второго блока сравнения подключен к второму Входу считывания первого блока памяти, информационный выход которого соединен с вторым информационным входом первого коммутатора и адресным входом четвертого блока памяти, выход второ— го блока памяти подключен к входу базового адреса пятого блока памяти, причем выходы первого и второго КоМ

4 мутаторов узла моделирования вершин графа соединены соответственно с информационным входом регистра узла моделирования топологии графа и третьим информационным входом коммутатора блока управления, выход занятости первого блока памяти узла моделирования вершин графа подключен к второму входу разрешения записи ассоциативного блока памяти узла модели— рования дуг Графа вьгход второго коммутатора узла моделирования тополоГии графа соединен с адресным входом третьего блока памяти, информационным Входом первого блока памяти и входом зап" ñè четвертого блока памяти узла моделирования Вершип графа, третий вь1ход второго дешифратора блока управления подключен к первому входу считывания первого блока памяти и второму упр 1вляющeму Входу перВого коммутатора узла моделирования

Вершин графа, третий выход первого дешифратора блока управления соедиь1еп с ВхОдОм элемента задержки Вхо дом считывания третьего блока памяти и входом разрешения записи четвертоГО блока памяти узла моделирования

Вершин Графа„выход признака последней цуги второго блока памяти узла

МОделерОВания тОпОлОГии Графа пОдключен к первому входу разрешения записи первого и второму установочному входу третьего блоков памяти узла модел1:;рования Вершин ".pàôë., Выход заllя тО сти В тОро ГО блокс1 памяти узла мо,елирования дуг графа соединен с первым установочным Входом третьего блока памяти и вторым входом разрешения записи первого блока памяти узла моделирования вершчн графа °

) 234845

Ф-иг. 2

1234845

Составитель А.Шеренков

Техред М.Ходанич Корректор А.Тяско

Редактор F,.Êîï÷à

Заказ 2987/52 Тираж 671 Подписное

ВПИИПИ Г осударствснного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35,Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4