Преобразователь последовательного кода в параллельный

 

Изобретение относится к области цифровой вычислительной техники и может использоваться при построении параллельно-последовательньк преобразователей и устройстве сопряжения. Целью изобретения является расширение класса решаемых задач за счет обеспечения преобразования кодов произвольной разрядности, а также пови-- шение бьютродействия преобразователя. Преобразователь содержит два сдвиговых регистра, счетчик числа разрядов, распределитель импульсов, делитель частоты, генератор импульсов, пять триггеров, элементы И, ИЛИ, элемент задержки. Преобразователь обеспечивает прием и преобразование кодов произвольной разрядности и сокращение времени преобразования за счет попеременного приема в первый и второй сдвиговые регистры. Кроме того, преобразователь дает возможность орга- 11изации асинхронной выдачи полученной информации потребителю. 1 ил. 2 tC сл ю оо со «vi 4;ib

СОЮЗ СОНЕтСНИХ

А- СОЦИАЛИСТИЧ СНИХ

: ф РЕСПУБЛИН

„.ЯО„„ 2 4974

< „4 Н 03 и 7/00!

Ф

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

I с, (21) 37371? 3/24-24 (22) 07.05.84 (46) 30.05.86. Бюл. К 20 (72) И.П.Гельтман (53) 681.325(088.8) (56) Авторское свидетельство СССР

h 628485, кл. C Сб P 5/04, 1978.

Авторское свидетельство СССР

В 783789, кл. G 06 F 5/04, 1980. (54) ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО КОДА В ПАРАЛЛЕЛЬНЫИ(57) Изобретение относится к области цифровой вычислительной техники и может использоваться при построении параллельно-последовательных преобразователей и устройстве сопряжения.

Целью изобретения является распирение класса решаемых задач эа счет обеспечения преобразования кодов произвольной разрядности, а также пов*,.— шение быстродействия преобразователя.

Преобразователь содержит два сдвиговых регистра, счетчик числа разрядов, распределитель импульсов, делитель частоты, генератор импульсов, пять триггеров, элементы И, ИЛИ, элемент задержки. Преобразователь обеспечивает прием и преобразование кодов произвольной разрядности и сокращение времени преобразования за счет попеременного приема в первый и второй сдвиговые регистры. Кроме того, преобразователь дает возможность организации асинхронно . выдачи полученной информации потребителю. l ил .

1234974

И.>обретение относится к цифровой вычислительной технике и может бьггь использовано при построении преобразователей в устройствах сопряжения и обмена информацией. 5

Целью изобретения является распгирение класса решаемьгх задач за счет обеспечения преобразования кодов произвольной разрядности, а также повышение быстродействия преобразователя. 1б

На чертеже приведена блок-схема предлагаемого преобразователя.

Преобразователь последовательного кода в параллельный содержит первый сдвиговый регистр 1, триггер 2 управ- 15 ления, генератор импульсов 3, счетчик 4, элемент И 5, второй сдвиговый регистр 6, счетчик числа разрядов 7, делитель частоты 8, триггер 9 записи информации, элементы И 10 — 17, элементы ИЛИ 18 — 21, триггер 22 готовности, триггер 23 неисправности, триггер 24 ввода информации, элемент заДержки 25, вход синхронизации преобразователя 26, установочный вход пре- образователя 27, информационный вход преобразователя 28, вход съема информации 29, выход конца сообщеHHII 30 > ВЬГХОД ГОТОВНОСТИ 3 1 > Вь1ХОд неисправности 32. Выходы одноименных разрядов сдвиговых регистров 1 и 6, а также счетчика числа разрядов 7 объединены и подключены к информационному выходу преобразователя.

Преобразователь работает следую- З щим образом.

На установочный вход преобразователя 27 подается запускающий импульс, который обнуляет счетчики 4 и 7, делитель 8, триггеры 2, 22, 23 и 24, подготавливая преобразователь к при— ему информации. При этом на вход генератора импульсов 3 и вход элемента И 5 поступает потенциал логической единицы с инверсных выходов триггера управления 2 и счетчика 4 соответственно..ЭТО обеспечивает запуск генератора 3 и открытие элемента И 5 для приема синхроимпульсов, сопровождающих .информацию. Поступающие на вход преобразователя 26 синхроимпульсы через элемент И 5 проходят на вход счетчика числа разрядов, который считает количество бит в информационной последовательности, через элемент ИЛИ 18 на вход делителя частоты 8, коэффициент деления которого

|равен разрядности первого и второго.двиговых регистров 1 и 6, а также

Ià входы элементов И 10 или 11. В заЭИСИМОСТИ ОТ СОСТОЯНИЯ СЧЕТНОГО ТРИГгера записи 9 синхроимпульсы с вьгхода элементов И 10 или 11 поступают на вход синхронизации первого или второго сдвигового регистра. Информационные входы сдвиговых регистров 1 и 6 Объединены, но информация записывается в один из регистров. Как только на выходе делителя частоты 8 появляется импульс переноса, по заднему фронту которого переключается счетный триггер записи информации 9 и устанавливается триггер готовности 22,,целитель частоты 8 обнуляется и начинает новый цикл счета, а информация будет записываться в другой сдвиговый регистр. Сигнал логической единицы с триггера готовности 22 поступает на выход преобразователя 31, сообщая потребителю о готовности преОбразователя к вьдаче параллельного кода.

Потребитель, получив сигнал готовности, подает на вход преобразователя 29 импульс информации, который обнуляет триггер готовности 22 и поступает через элемент И 14 и одич иэ элементов И 15 или 16 в зависимости от состояния триггера записи информапии 9 на вход управления выходными ключами заполненного сдвиГового регистра. При этом информация, которая запоминается в сдвиговом регистре, вьдается на информационный выход преобразователя . Когда заполнится другой сдвиговый реГистр, по заднему фронту импульса переноса де— лителя частоты 8 вновь устанавливает— ся триггер готовности 22, вь>рабатывающий готовность преобразователя к вьдаче параллельного кода, и переключается счетный триггер записи информации 9, который управляет поочередной записью информации в сдвиговые регистры 1 и 6. Потребитель, получив сигнал о готовности, посылает на вход преобразователя 29 импульс ввода информации, по которому обну— ляется триггер готовности 22 и информация со второго заполненногс> сдвигового регистра вьдается на информационный выход преобразователя.

Информация, поступающая на вход преобразователя, поочередно =-:àïèñûвается в сдвиговые регистры 1 и 6, после чего считывается потребителем

4974

123 по сигналу готовности преобразователя, Циклы записи и считывания продолжа— ются до прекращения входных импульсов, конец поступления которых опре— деляет счетчик 4. На вход счетчика 4 поступают импульсы с выхода генератора 3, а с выхода элемента И 5 через элемент ИЛИ 19 на вход начальной установки счетчика 4 поступают входные синхроимпульсы преобразователя. По 10 прекращению входных синхроимпульсов счетчик 4, отсчитав определенное числб периодов импульсов генератора 3, . выдает управляющий сигнал логической единицы на триггер управления 2 и 15 элемент И 12, через который импульсы генератора 3, поступающие на второй вход элемента И 12, пройдя через эле— мент ИЛИ 18 поступают на вход делителя частоты 8 и через один из элемен- 2п тов И 10 или 11 на вход синхронизации соответствующего сдвигового регистра, а с инверсного выхода счетчика 4 на вход первого элемента И 5 поступает сигнал логического нуля, за2S крывающий элемент И 5 для приема синхроимпульсов. Выходной сигнал со счетчика 4 должен выдаваться через время, превьппающее период следования синхроимпульсов, а количество от- о считываемых счетчиком 4 периодов импульсов генератора 3 должно превьппать коэффициент деления делителя часто— ты 8. По заднему фронту импульса переноса делителя частоты 8 переключается триггер записи 9, устанавливается триг35 гер готовности 22 и переключается триггер управления 2, так как на управляющем его входе присутствует сигнал логической единицы, поступающий со

40 счетчика 4. При этом выключается гене ратор 3 импульсов, а конец информационной последовательности дополняется нулями до полного слова, запоминаемый сдвиговым регистром, причем стар45 шие разряды конца информационной последовательности окажутся в старших оазрядах сдвигового регистра.

Получив сигнал готовности, потребитель подает на вход преобразова-5 тели 29 импульс ввода, по которому последнее слово сообщения выдается на выходную информационную шину. При этом сбрасывается триггер готовности 22, а по заднему фронту импульса .ввода переключается триггер ввода информации 24, так как на его управляющем входе присутствует сигнал ло4 гической единицы, поступающий с трн ггера управления 2. Сигнал с выхода триггера ввода информации 24 посту— пает на выход преобразователя 30, по которому потребителю сообщается оконце массива информации. Тот же импульс ввода с выхода элемента И 14 проходит через элемент И 17, так как на управляющем его входе присутствует сигнал логической единицы, поступающий с триггера управления 2, элемент задержки 25, элемент ИЛИ 20 и вновь устанавливает триггер готовности 22.

Потребитель, получив сигнал готовности, выдает на вход преобразователя 29 импульс ввода информации, который сбрасывает триггер готовности 22, проходит через элемент И 13, так как на его управляющем входе присутствует сигнал логической единицы, поступаю— щий с триггера ввода информации 24.

С выхода элемента И 13 импульс ввода информации поступает на вход управ. ления выходными ключами счетчика числа разрядов 7, при этом информация со счетчика выдается на информационные выходы преобразователя. Содержимое счетчика бит информации 7 указазывает потребителю на значащие разряды последнего принятого слова. Таким образом, сигнал на выходе преобразователя 30 указывает потребителю, что следующая информация будет поступать о количестве значащих разрядов в последнем слове.

Для приема следующей информационной посылки необходимо подать на установочный вход преобразователя 27 импульс запуска, при этом преобразователь переходит в исходное состояние, которое позволяет принимать следующее информационное сообщение. Если потребитель, получив сигнал готовности, не подаст сигнал ввода за время записи очередного слова, на управляющий вход триггера неисправности 23 поступает сигнал логической единицы с триггера готовности 22, а после записи очередного слова сигнал с выхода делителя частоты 8, пройдя через элемент ИЛИ 20, поступает на вход синхронизации триггера неисправности 23, который установится по его заднему фронту, сообщая потребителю о нарушении порядка обмена с преобра- зователем. Если при запуске преобразователя информация и сопровождающие ее синхроимпульсы не поступают на

I 2349 I4 входы преобразователя 26 и 28, счетчик 4, отсчитав определенное количество импульсов генератора 3, закры-вает элемент И 5 и подает сигнал логической единицы на входы,ëåìåíта И 12 и триггера управления 2, после чего импульсы генератора 3 проходят с выхода элемента И 12 и через элемент И11И 18 на входы элементов 10 10 и 11 и на вхс:;, 8. !

1ри этом выхода элемента И 10 или 11 в зависимости от состояния триггера записи 9 на вход синхронизации первого или второго 6 сдвигово- 15 го регистра поступают импульсы генератора 3, IIo которым в соответствуюший сдвиговый регистр запип ется нулевая информация. По окончании записи делителем частоты 8 вырабатывается 2r„, импульс переноса, который задним фрон-том устанавливает триггер управления 2 и триггер готовности 22. При этом выключается генератор 3„, а на выходе преобразователя 31 устанавли — 25 вается потенциал логической единицы, готовности преобразователя к вь3даче информации. Потребитель, получив сигнал готовности. подает на вход преобразователя 29 сигнал ввода инфор..".а в 3g ции, по которому производится считывание нулевой информации со сдвигово— го регистра, сбрасывается триггер готовности 22, устанавливается триггер ввода информации 24, так как на управляющий вход триггера ввода 24 поступает сигнал логической единицы с триггера управления 2. При этом на выходе преобразователя 30 появляется сигнал логической единицы„ который сообщает потребителю о конце информации и о том, что вслед за этим последует информация о количестве значащих разрядов в последнем слове. Тот же импульс ввода информации проходит выхсда элем:- та И 14 через эл:- мент И 17, так как Ila управляющем входе .:пемента И 17 присутствует потенциал логической единицы, поступающий с триггера управления 2, элемент задержки 25, элемент ИЛИ 20 и вновь устанавливает триггер готовности 22.

Получив сигнал " îòîâíîñòè,,,,потребитель посылает па вход преобразователя 29 импульс ввода информации кото55 рый проходит через элемент И 13, так как триггер вводa информации установ— лен в единицу предыдущим .импульсом ввоца. информации, H поступает HB вход управле ния выход ными ключами счетчика 7. При azo«Ha информационньп выход преобразователя выдается пулевая информация со счетчика 7, что ука.зывает на отсутствие значащих разрядон в предьдущем слове.

Изобретение по сравнению с преобразователем 2 отличается более высокой скоростью преобразо33ания непрерывной кодовой последсвательности

I3 и р а . 3 ряд к ый па р алл Рл ь н ьГБ к од т а к как при использовании двух сдвигoHbIx регистров импульс ввода информации можно подавать после получения сигнал готовности через время и Т, где n — разрядность сдвиговых регистров, Т вЂ” период следования синхроим— ."ульсо3> что повышает в Il раз скорость преобра.зования информации, Предлагаемое устройство позволяет преобразовывать последовательный код любой разрядности в параллельн Зй код,, что повышает универсальность преобразователя. Введение триггера готовнбсти обеспечивает асинхронную передачу параллельного кода потребителю. Введение триггера аварии повыпает достоверность преобразования информации.

Формула изобретения

Преобразователь последовательногo кода в параллельный содержащий пер-. вый сдвиговый регист, „триггер управления, генератор импульсов, первый элемент «1, первый вход которого соединен с входом синхронизации преобразователя, информационный вход которогo соединен с. информационным входом первого сдвигового регистра, а установочный вход преобразователя соединеH с нулевым входом триггера управления, инверсный выход которого соединен с входом генератсра импульсов выход которогo соединен с синхровходом счетчика, о т л и ч а ющ и к с я тем, что, с целью расширения класса решаемых задач за счет обеспечения возможности преобразования кодов произвольной разрядности и повышения быстродействия, в него введены второй сдвиговый регистр, счетчик числа разрядов, делитель частоты, триггер записи информации, девять элементов И, четырс элемента ИХИ, элемент задержки, триггер го1 2 ? б 9 / 4 товности, триггер неисправности, триггер ввода информации, выходы триггеров являются соответственно выходом готовности, выходом неисправности и выходом ввода информации преобразователя, информационные выходы которого соединены с выходами второго сдвигового регистра и выходами счетчика числа разрядов, вход сип — 10 хронизации которого соединен с выходом первого элемента И и первыми входами первого и второго элементов ИЛИ, вторые входы которых соединены соответственно с установочным входом преобразователя и выходом второго элемента И, первый вход которого соединен с прямым выходом счетчика и информационным входом триггера управления, прямой выход которого 20 с оеди не н с информационным входом три rгера ввода информации и первым входом третьего элемента И, выход которого через элемент задержки соединен спервым входом третьего элемента ИЛИ, 25 выход которого соединен с синхровходами триггера готовности и триггера неисправности, нулевой вход которого соединен с уста.новочным входом преобразователя, входами сброса делителя частоты и триггера ввода информации и с первым входом четвертого элемен— та ИЛИ, второй вход которого соеди— нен с входом съема информации преобразователя, с синхровходом триггера ввода информации и первыми входами четвертого и пятого элементов И, вто— рые входы которых соединены соответственно с прямым и инверсным вьгходами триг гера ввода информации, выходы четвертого и пятого элементов И соединены соответственна с вхопом разрешения выдачи счетчика числа разрядов и первыми входами шестого и седьмого элементов И, выходы которых соединены соответственно с входами разрешения выдачи первого и второго сдвиговых регистров, синхровходы которых соединены соотве гственно с выходами восьмого и девятого элементов И, первые входы которых соединены с выходом второго элемента ИЛИ и с синхровходом делителя частоты, выход кото.рого соединен с синхровходом триггера управления, вторым входом третьего элемента ИЛИ и синхровходом триггера записи информации, прямой выход которого соединен с вторыми входами шестого и девятого элементов И, а инверсный выход триггера записи инфор— мации соединен с вторыми входами седьмого и восьмого элементов И, выход первого элемента ИЛИ соединен с нулевым входом счетчика, инверсный вход которого соединен с вторым входом первого элемента И, выход генера" тора импульсов соединен с вторым входом второго элемента И, выход четвертого элемента ИЛИ соединен с нулевым входом триггера готовности, выход которого соединен с информационным входом триггера неисправности, информационный вход второго сдвиговаго регисчра соединен . информационным входом преобразова:еля, выход пятого .элемента И соединен с вторым входом третьего элемента И. 234974

Составитель M. Аршавский

Редактор К.Волошук Техред О.Гортвай Корректop N.Äåì÷èê

Заказ 2990/58 Тираж 81б Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r.Ужгород, ул.Проектная, 4