Программируемый преобразователь код-фаза

 

Изобретение может быть использовано для формирования высокочас- TOTHbix сигналов с программно-изменяемым сдвигом. Цель изобретения повыше ние частоты выходньрс импульсов. Устройство содержит генератор 1, делитель 2 частоты, счетчик 3, шину 4 управляющего кода, инвертор 5, счетчик 6, сдвиговый регистр 7,счетные триггеры 8-11, формирователи 12-15 коротких импульсов, регистр 16, D-триггеры 17-20, элементы И 21- 26, элементы ИЛИ 27 и 28, регулируемую линию 29 задержки, шину 30 установки исходного состояния Уст.О. Повьппение частоты выходных импульсов достигают за счет использования счетчика 3 на максимальной рабочей частоте и введения генератора 1, делителя 2 частоты, счетных триггеров 8-11, D-триггера 20, элементов И 24- 26, элементов ИЛИ 27 и 28, формирователей 12-15 и регулируемой линии 29 задерж1си. В описании приводят расчет регулируемой линии задержки . 1 ил . с й (Л с ff/r ю Од О) со 00 со

СОК)З СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„,SU „,1236389 (51) 4 С 01 R 25/04

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

flG ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТ Щ:

@Уф

И АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Устройство содержит генератор 1, делитель 2 частоты, счетчик 3, шину

4 управляющего кода, инвертор 5, счетчик 6, сдвигавый регистр 7,счетные триггеры 8-11, формирователи

12-15 коротких импульсов, регистр

16, D-триггеры 17-20, элементы И 2126, элементы ИЛИ 27 и 28, регулируемую линию 29 задержки, шину 30 устаtI TT новки исходного состояния Уст.О

Повьппение частоты выходных импульсов достигают за счет использования счетчика 3 на максимальной рабочей частоте и введения генератора 1, делителя 2 частоты, счетных триггеров

8-11, D-триггера 20, элементов И 24- ®

Я

26 элементов ИЛИ 27 и 28, формирователей 12-15 и регулируемой линии

29 задержки. В описании приводят расчет регулируемой линии задержки. 1 ил. (21) 3820501/24-21 (22) .29.11.84 (46) 07.06.86. Бюл. У 21 (71.) Московский институт электронной техники (72) В.А. Бархоткин, Н.О. Крыликов, И.А. Лапийский, О.Б. Малежин и Д.Л. Преснухин (53) 621. 317.77 (088.8) (56) Авторское свидетельство СССР

У 884О98, кл . Н 03 К 5/00, 1981.

Авторское свидетельство СССР

Р 1102026, кл. G 01 R 25/04,04.04,83. (54) ПРОГРАММИРУЕМЫЙ ПРЕОБРАЗОВАТЕЛЬ

КОД-ФАЗА (57) Изобретение может быть использовано для формирования высокочастотных сигналов с программно-изменяемым сдвигом. Цель изобретения— повьппение частоты выходных импульсов.

С."

° .В

° «В

Ю

СФ

©Ъ

СФ

00 Ф

1236389

Изобретение относится к цифроаналоговым преобразователям и может быть использовано для формирования высокочастотных сигналов с программно-изменяемым фазовым сдвигом.

Цель изобретения — повышение частоты выходных сигналов, которая достигается за счет использования счетчиков на максимальной рабочей частоте, что приводит к возможности получения высокой частоты выходных сигналов, а это является важнейшей характеристикой программируемых преобразоьателей код-фаза.

На чертеже изображена блок-схема предлагаемого устройства.

Устройство содержит генератор 1, делитель 2 частоты, первый счетчик

3, шину 4 управляющего кода, инвертор 5, второй счетчик 6, сдвиговый регистр 7, четыре счетных триггера

8-1 1, четыре формирователя 12-15 коротких импульсов, регистр 16, четыре D-триггера 17-20, шесть элементов И 21-26, два элемента ИЛИ 27 и 28, регулируемую линию 29 задержки, шину 30 установки исходного состояния "Установка. 0". с

При этом вход делителя 2 частоты соединен с вторыми входами третьего 23 и четвертого 24 элементов И, с входом регистра 7, выход делителя частоты соединен с входом первого формироват еля 12 коротких импульсов, выход которого соединен с установочным входом регистра 7, первый и второй выходы которого соединены соответственно с синхровыводами первсго

8 и второго 9 счетных триггеров, R-входы которых соединены с шиной

"Установка 0"., а прямой выход первого и прямой и инверсный выходы второго триггеров соединены соответственно с входами второго 13, третьего 14 и четвер-ого 15 формирователей коротких импульсов, выход второго формирователя коротких импульсов соединен с входом синхронизации первого регистра, установочные входы которого соединены с шиной управляющего кода, а выходы двух старших разрядов подключены к установочным входам первого 3 и второго

6 счетчиков, входы установки в соответствующее коду состояние которых соединены с синхровходами первого

17 и второго 18 D-триггеров, с выходами третьего и четвертого формиро2О

ЗО

3g

40 5

55 вателей коротких импульсов, входы первого и второго счетчиков подключены соответственно к выходам третьего

24 и четвертого 23 "ëåìåíòîâ И, первые входы которых соединены соответственно с первым и вторым входами первого элемента ИЛИ 27, с выходами первого 17 и второго 18 D-триггеров соответственно, D-входы которых присоединены к плюсовой шине источника питания, а входы установки в нулевое состояние подключены соответственно к выходам первого 2! и второго 22 элементов И, вторые входы которых соединены с шиной (Установка 0", а первые входы присоединены соответственно к выходам индикации нулевого состояния первого и второго счетчиков, вход первого элемента ИЛИ непосредственно и через инвертор соединен с синхровходами третьего и четвертого счетных триггеров, входы установки в нулевое состояние которых присоединены к шине (Установка 0", выход третьего триггера соединен с входом регулируемой линии задержки, с синхровходами третьего и четвертого D-григгеров, входы установки в нулевое состояние которых соединены с шиной "Установка 0", а

D-входы присоединены к прямым и инверсным выходам п-го разряда регистра. выходы третьего и четвертого

D-триггеров соединены с вторыми входами пятого и шестого элементов И, :ь;, вые входы которых соединены с инным и прямьм выходами четвертого счетного триггера, выходы пятого и шестого элементов И присоединены соответственно к первому и второму входам второго элемента ИЛИ, выходы регулируемой линии задержки и второго элемента ИЛИ являются выходами преобразователя.

Устройст.".о работает следующим образом

Сигналом Установка 0" на шине

30 устройстзо устанавливается в исходное положение. На шине 4 управляющего кода внешним устройством устанавливается код, который необходимо преобразовать в фазовый сдвиг. Сиги::л генератора 1 с частотой F„, пос" тупает на вход регистра 7 и на вход делителя 2 частоты, который за и. ( счет деления частоты 2 формирует сигнал с частотой f „"„, где требуемая частота опорного

1236 .„ — требуемая длительность фазового сдвига .в пределах

0-180, соответствующая (n-1) разрядному коду, . — задержка элемента И; — задержка в цепи "вычитаю-. щий вход счетчика — выход индикации нулевого состояния счетчика" при нулевом коде на установочных входах; — задержка D-триггера, — задержка, вызванная несовпадением в общем случае времени установки в единичное состояние D-триггера со временем прихода первого вычитающего импульса. где

По переднему фронту импульса, поступающего с выхода D-триггера 17 и сдвинутого сигналов на выходе уст †ройства, n — разрядность преобразуемого кода. По переднему фронту сигнала частотой f формирователь 12

КороТКНх импульсов формирует корот кий импульс, постугзющий на установочный вход регистра 7.

Импульс с первого выхода регистра

7 устанавливает триггер 8 в единичное состояние, в результате чего на 10 выходе формирователя 13 коротких импульсов появляется положительный импульс, производящий запись кода с шины 4 в и-разрядный регистр 16. Импульс, появившийся на втором выходе регистра 7 устанавливает в единичное состояние триггер 9, разрешая формирование на выходе формирователя 14 короткого отрицательного импульса, который производит запись кода из и-разрядного регистра 16 в счетчик 3 и по заднему фронту устанавливает

0-триггер 17 в единичное состояние, тем самым разрешая прохождение сигналов от генератора 1 через эле- 25 мент И 23 на вычитающий вход счетчика 3. По достижении нулевого состояния счетчика 3 на его выходе появляется импульс, который, пройдя через элемент И 21, устанавливает Зо

D-триггер 17 в нулевое состояние и, тем самым, запрещает дальнейшее прохождение счетных импульсов на вычитающий вход счетчика 3. Длительность импульса на выходе D-триггера 7 вы35 дер:кивается формулой:

Ь

+2I + +i ч 1 2 3 h 5

389 4 и прошедшего через элемент ИЛИ 27, формируется передний фронт сигнала счетного триггера 10, а по заднему фронту того же импульса, дополнительно прошедшего через инвертор 5, на выходе счетного триггера 11 формируется передний фронт сигнала, сдвинутый относительно сигнала на выходе счетного триггера 10 на время

+,, (2), где ь — задержка инвертора 5.

По второму переднему фронту сигнала с делителя 2 частоты формирователь 12 формирует второй короткий импульс, запускающий сдвиговый регистр 7. Импульсы с первого и второго выходов сдвигового регистра 7 устанавливают триггеры 8 и 9 в нулевое состояние, формирователь 15 формирует отрицательный импульс, сдвинутый относительно ранее сформированного на выходе формирователя 14 отрицательного импульса на время 1/2f. Преобразование кода в фазовый сдвиг на первом пересчетном устройстве, включающем счетчик 3, D-триггер 17, два элемента И 21 и 23, может быть не завершено к моменту образования формирователем 12 второго короткого импульса. Такая ситуация возникает, когда формируется сдвиг фаз, соответствующий коду, близкому к максимальному. Сбоя устройства при этом не произойдет, поскольку сформированный на выходе формирователя 15 короткий импульс запускает независимо работающее второе пересчетное устройство, включающее счетчик 6, D-триггер 18, два элемента И 22 и

24, производя запись кода из и-разрядного регистра 16 памяти в счетчик 6, по заднему фронту устанавливая D-триггер 18 в единичное состояние, тем самым разрешая формирование фазового сдвига вторым пересчетным устройством. К моменту установки

D-триггера 18 в единичное состояние преобразование кода в фазовый сдвиг в первом пересчетном устройстве должно быть завершено. На выходе Р-триггера 18 появляется импульс, длительность которого выражается формулой (1) . По.переднему фронту этого импульса формируется задний фронт сигнала на выходе счетного триггера 10, а по заднему фронту того же импульса, на выходе четного триггера 11 формируется задний фронт сигнала, сдвинутый относительно сигнала на

1236389

Формула изобретения

Программируемый преобразователь код-фаза, содержащий два счетчика, два регистра, три элемента И, три

55 выходе счетного триггера 10 на время, определяемое по формуле (2). По переднему фронту сигнала, снимаемого с триггера 10 в зависимости от состояния п-го разряда п-разрядного регистра 16 памяти, один из D-триггеров (19 или 20) устанавливается в единичное состояние,тем самым разрешая прохождение сигнала с прямого или ин- 1О версного выхода триггера 11 через элемент И 25 или 26 на выход устройства через элемент ИЛИ 28.D-триггеры 19 и 20, элементы И 25 и 26, элемент ИЛИ 28 образуют формирова- 15 тель полного фазового сдвига. Опорный сигнал снимается с выхода регулируемой линии 29 задержки, а сдвинутый относительно его сигнал — с выхода формирователя полного фазового 20 сдвига. Линия задержки рассчитывается исходя из формулы: (t, 4 < Ф (3) з

25 где — задержка формирователя полного фазового сдвига.

Численное значение задержки может быть получено измерением временного интервала между сигналами, сни30 маемыми с выхода триггера 10 и с выхода формирователя полного фазового сдвига при нулевом коде на шине данных. Разница между расчетным и практически полученным значением устраняется регулировкой линии задержки.З5

Формирование очередного фазового сдвига начинается по следующему переднему фронту сигнала с делителя

2 частоты. Информация на шине 4 данных может изменяться в любой момент времени за исключением моментов времени, в которые происходит запись информации в и-разрядный регистр 16.

Выполнение преобразователя позволяет повысить допустимую частоту 45 запускающих импульсов генератора до максимальной частоты работы пересчетных устройств, что, в свою очередь, приводит к повышению частоты опорного и Сдвинутого сигналов на выхо- 50 де устройства.

D-триггера, инвертор, о т л .и ч а ющ и Й с я тем„ что, с целью повышения быстродействия, в него введены генератор, делитель частоты, четыре счетных триггера, четвертый

D-триггер, четвертый, пятый и ше той элементы И, четыре формирователя, два элемента ИЛИ и регулируемая линия задержки, причем управляющий код через первый регистр соединен с информационными входами предустановки первого и второго счетчиков, выходы которых через соответственно первый и второй элементы И соединены с R — входами первого и второго

D-триггеров, вторые входы первого и второго элементов И и R-входы всех счетных и третьего, и четвертого

D-триггеров объединены с клеммой

" Установка 0", генератор соединен с первыми входами третьего и четвертого элементов И,с первым входом второго регистра, второй вход которого через последовательно соединенные делитель частоты и формирователь сое-. динен с выходом генератора, первый и второй выходы второго регистра соответственно соединены с первым и вторым счетными триггерами, выход первого счетного триггера через второй формирователь соединен с входом

"Записьн первого регистра, прямой выход второго счетного триггера через третий формирователь соединен с входом "Запись предустановки" перного счетчика и синхровходом первого

D-триггера, а инверсный выход второго счетного триггера соединен через четвертый формирователь с входом "Зайись предустановки" второго счетчика и синхровходом второго D-триггера, D-входы первого и второго

В-триггеров соединены с плюсовой линой источника питания, выходы первого и второго Р-триггеров соединены соответственно с вторыми входами третьего и четвертого элементов И, первым,н вторым входами первого элемента ИЛИ, выходы третьего и четвертого элементов И соединены соответственно с R âõoäàìè второго и первого счетчиков, выход первого элемента ИЛИ соединен через третий счетный триггер с входом регулируемой линии задержки и 0-входамй третьего и четвертого D-триггеров, выходы которых через соответственно первые входы пятого и шестого элементов И соедиСоставитель В. Шубин

Техред Г.Гербер Корректор М. Пожо

Редактор С. Патрушева

Заказ 3085/47.

Тираж 728 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д:. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,4

7 1 нены с входами второго элемента ИЛИ, выход которого является выходом преобразователя, выход первого элемента ИЛИ через инвертор соединен с входом четвертого счетного триггера, прямой и инверсный выходы которого соответственно соединены с вторыми

236389 8 входами пятого и шестого элементов И, при этом выходы двух старших разрядов первого регистра соединены соответственно с D-входами третьего и четвертого D-триггеров, а выход регулируемой линии задержки является вторым выходом преобразователя.