Устройство выделения полезного сигнала

 

Изобретение относится к аппаратуре вьщеления геофизической информации , принимаемой на фоне помех, и позволяет расширить функциональные возможности и повысить помехоустойчивость за счет введения спецблоков компаратора и синхронизатора. В качестве критерия для вьщеления полезного сигнала используются признаки совпадения знаковой функции. 2 3.п. ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5g 4 С 01 Ч 1/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3789527/24-25 (22) 11.09.84 (46) 07.06.86. Бюл. У 21 (71) Институт. геофизики Уральского научного центра АН СССР (72) В.М.Макаров и Ю..Л.Белик (53) 550.83(088.8) (56) Авторское свидетельство СССР

У 269503, кл. С 01 Ч 1/28, 1970.

Шнеерсон М.Б., Майоров В.В. Наземная сейсморазведка с невзрывными источниками колебаний. М.: Недра,, 1980, с. 129. . Авторское свидетельство СССР

У 1000972, кл. G 01 V 1/24, 1983.

„„SU„„1236398 А I (54) УСТРОЙСТВО ВЫДЕЛЕНИЯ ПОЛЕЗНОГО

СИГНАЛА (57) Изобретение относится к аппаратуре выделения геофизической информации, принимаемой на фоне помех, и позволяет расширить функциональные возможности и повысить помехоустойчивость за счет введения спецблоков компаратора и синхронизатора.

В качестве критерия для выделения полезного сигнала используются признаки совпадения знаковой функции.

2 э.п. ф-лы, 3 ил.

1 12

Изобретение относится к аппаратуре выделения геофизической информа— ции, принимаемой на фоне помех„сравнимых по амплитуде с полезным сигналом и может быть применено, например, в сейсморазведке при использовании слабых воздействий, возбуждаемых невзрывными источниками.

Цель изобретения — расширение функциональных возможностей и повышение помехоустойчивости.

На фиг. 1 представлена блок-схема устройства выделения полезного сигнала„ на фиг. 2 — функциональная схема компаратора; на фиг. 3 — функциональная схема синхронизатора.

Устройство содержит датчик 1 сигнала (например, сейсмического), усилитель 2, аналого-цифровой преобразователь 3, первый выход которого является основпьгм, а второй— знаковым., сумматор 4„ запоминающее устройство 5, первый выход которого также является основным, а второй знаковым, сдвиговый регистр 6, компаратор 7, синхронизатор 8, тактовый генератор 9, схему И 10 и регистратор 11.

Компаратор ? содержит D-триггеры

12 и 13, инверторы 14 и 15, элементы

И 16-23, триггеры 24 и 25 и элементы

ИЛИ 26-29.

Синхронизатор 8 содержит триггер

30, реверсивный счетчик 31 тактовых импульсов, адресный счетчик 32, адресный счетчик 33 выделенного сигнала, элементы И 34-39, инверторы

40-43 и элемент ИПИ 44, а также элемент И 45.

Устройство выделения полезного сигнала работает следующим образом.

Производят первое воздействие на исследуемую среду. Возбужденный сигнал принимается на фоке помех датчиком усиливается усилителем 2 и поступает на вход àíànoro-цифрового преобразователя 3. С первого (основного) выхода аналого-цифрового преобразователя 3 полный поток данных через сумматор 4 записывается в запоминающее устройство 5, содержимое которого очищено (обнулено) перед выполнением первого воздействия.

Значения знака принимаемой информации с второго (знакового) выхода аналого-цифрового преобразователя 3 записывается в сдвиговый регистр 6.

Затем производят второе воздействие на исследуемую среду. Принятая

36398 2

5 t0

15 уд

25 зо и преобразованная в аналого-цифровом преобразователе 3 информация поступает на первый вход сумматора 4. При этом на второй вход сумматора 4 с первого (основного) выхода запоминающего устройства 5 синхронно поступает информация, записанная в это запоминающее устройство 5 от первого воздействия. Значения суммарного сигнала от первого и второго воздействий с выхода сумматора 4 записываются в опрошенные ячейки памяти запоминающего устройства 5. Одновременно в сдвиговый регистр 6 со знакового выхода аналого-цифрового преобразователя 3 записываются значения знака сигнала, возбужденчого вторым воз .ействием. Таким образом, после приема второго сигнала в запоминающем устройстве 5 хранится в цифровом виде сумма сигналов, возбужденных первым и вторым воздействиями, а в сдвиговом регистре 6 хранится знаковая функция (значения знакового разряда), сигнала, возбужденного вторым воздействием.

Рассмотрим режим (процесс) вы,целения полезного сигнала с привле— чением функциональных схем компарато— ра 7 и синхронизатора 8. Б режиме выделения на первый вход компаратора 7 поступает сигнал со знакового выхода .запоминающего устройства 5. Синхронно с этим сигналом на второй вход компаратора 7 поступает сигнал с выхода сдвигового регистра 6. Знак + закодирован логической 1, а знак — логическим 0 . Смену знака с на +" назовем передним фронтом положительного сигнала (положитель— ным фронтом), а смену с + на фронтом отрицательного сигнала ("отрицательным фронтом). При появлении логической " 1" вслед за сигналом логического 0" на знаковом выходе запоминающего устройства 5 вырабатыва— ется импульс на выходе элемента

И 16, а при появлении логического

0 вслед за логической 1 импульс появляется на выходе элемента И !8.

Аналогично при смене на выходе сдви— гового регистра 6 сигнала с "-" на

IT

+ (т,е., при появлении логической вслед за логическим 0 ) импульс появляется на вьгходе элемента И 7, с! 1i а при смене с + на — — на выходе элемента И 19. Триггер 24 через элемент И 20 устанавливается в состояние 1 при совпадении положитель30

Логическая "1" на прямом выходе триггера 30 с помощью элемента И 38 и элемента KIH 44 подключает к адрес-5 ному входу запоминающего устройства

5 выход адресного счетчика 33 выделенного сигнала. Этот счетчик сох3 1236 ных фронтов сигналов от первого и второго воздействий, а триггер 25 устанавливается в состояние "1" через элемент И 21 при совпадении "отрицательных" фронтов.

Срабатывание любого из триггеров

24 и 25 через .элемент ИЛИ 29 и элемент И 34 приводит к появлению импульсов на выходе "+1" (прямой счет) реверсивногб счетчика 31. Одновременно с помощью цепи, состоящей из элемента И 45, инвертора 41 и элемента И 36, приостанавливается поступление импульсов на вход управления (движением носителя информации) регистратора 11, а также на вход адресного счетчика 33 выделенного сигнала. При этом через элемент И 37 продолжают поступать импульсы на сдвиговый вход сдвигового регистра

6, а также на вход адресного счетчика 32, значение которого через элемент И 39 и элемент ИЛИ 44 поступает на адресный вход запоминающего устройства 5.

Таким образом, при совпадении

"положительных" фронтов приостанавливается счет адресного счетчика 33 выделенного сигнала, но продолжается счет адресного счетчика 32.

Если далее появляется совпадение отрицательных фронтов, что указывает на совпадение по фазе, по знаку и по длительности фрагментов сигналов от первого и второго воздействий, то через элементы И 21, 23 и элемент ИЛИ 28 срабатывает триггер 30. Аналогичная ситуация возникает, когда вначале фиксируется совпадение отрицательных фронтов (элементом И 21 и триггером 25), а затем выявляется совпадение "положительных" фронтов, при этом триггер 30 срабатывает через элементы И 20, 22 и элемент ИЛИ 28. Появление логического

11 II

45 0 на инверсном выходе триггера 30 переводит реверсивный счетчик. 3! тактовых импульсов в режим обратного счета, при этом с помощью элемента

И 45, инвертора 41 и элемента И 35 появляются импульсы на входе "-1" этого счетчика, 398 4 ранял значение адреса, на котором произошло совпадение положительных

{или "отрицательных ) фронтов ; С помощью инвертора 42 и элемента И 37 блокируется поступление импульсов на сдвиговый вход сдвигового регистра 6 и на вход адресного счетчика

32, выход которого с помощью инвертора 43, элемента И 39 и элемента

ИЛИ 44 отключается от адресного входа запоминающего устройства 5. Информационный выход этого устройства через схему И 1О.подключается к информационному входу регистратора 11, на управляющий вход которого через элемент И 36 начинают поступать управляюшие импульсы, осуществляющие протяжку носителя информации. Одновременно эти импульсы поступают на вход адресного счетчика 33 выделен-. ного сигнала, который начинает догонять" адресный счетчик 32.

Когда реверсивный счетчик 31 тактовых импульсов досчитает в режиме обратного счета,цо нулевого состоя— ния, то с помощью элемента И 35 прекращается поступление импульсов на вход " — 1", а с помощью инвертора

40 сбрасывается триггер 30. Таким образом, на регистраторе 11 записан фрагмент полезного сигнала, являющийся суммой таких фрагментов сигналов от двух воздействий, которые совпали по фазе, по знаку и по длительности.

Если после совпадения "положительных" фронтов, гызвавших срабатыва— ние триггеров 24, появляется только один "отрицательный" фронт любого из знаковых сигналов суммарного или возбужденного вторым воздействием, то это приводит к сбросу триггера

24 через элемент И 26. При этом реверсивный счетчик 31 тактовых импульсов переводится в режим реверсивного счета. Одновременно через элемент И 36 начинают поступать импульсы на управляющий вход регистратора 11, но так как триггер 30 находится в состоянии "0", блокирующем схему И 10, то регистратор 11 фиксирует нулевую информацию в течение такого количества дискретов времени,которое соответствует состоянию реверсивного счетчика 31 тактов, полученному в режиме прямого счета.

В случае, когда на знаковом выходе запоминающего устройства 5 и на

1236398

). Устройство выделения полезного сигнала, содержащее последовательно соединенные сейсмодатчики, усилитель и аналого-цифровой преобразователь, а также запоминающее устройство,. тактовый генератор и регистратор, о т л и ч а ю щ е е с я тем, что, с целью расширения. функциональных возможностей и повышения помехоустойчивости, в него введены компаратор, синхронизатор, схема И, сдвиговый регистр и сумматор, первый вход которого подключен к первому выходу аналого-цифрового преобразователя, второй вход — к первому вы— ходу запомийающего устройства, связанному с первым входом. схемы И,а выход сумматора — к информационному входу запоминающего устройства, адресный вход которого подключен к первому выходу синхронизатора, второй выход запоминающего устройства— к первому входу компаратора, первый. и второй выходы которого соединены соответственно с первым и вторым входами синхронизатора, а второй вход компаратора — с выходом сдвигового регистра, первый вход которого подключен к второму выходу анавыходе сдвигового регистра 6 нет совпадений ни положительных", ни "отрицательных фронтов сигналов, реверсивный счетчик 31 находится в состоянии 0, при этом на регистраторе записывается нулевая информация синхронно с работой запоминающего устройст а S и сдвигового регистра 6.

В результате опроса всех адресов запоминающего устройства 5 на регистраторе 11 фиксируется информация, представляющая собой принимаемый сигнал, иэ которого исключены помехи и выделены фрагменты, содержащие полезйый сигнал с полным воспроизведением его формы, пои этом выделенный сигнал равен по величине сумме píóõ принятых. Далее производят новый цикл, состоящий иэ двух возбуждений и приемов сигналов. Сравнивая зарегистрированный результат этого цикла с результатом первого цикла, делают вывод о необходимости продолжения наблюдений в данной точке профиля.

Формула изобретения

10 15

55 лого-цифрового преобразователя, а второй вход — к второму выходу синхронизатора, третий вход которого соединен с выходом тактового генератора, а третий выход — с вторым входом cxeMbl И, выход которой подключен к пер— вому входу регистратора, второй вход которого присоединен к четвертому выходу синхронизатора.

2. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что компаратор содержит два D-триггера, два инвертора, восемь элементов И, два триггера и четыре элемента ИЛИ, при этом входы компаратора соединены с входами соответствующих инверторов, Р-триггеров и с первыми входами соот— ветственно первого и второго элементов И, вторые входы которых подключены к инверсным BblxopBM соответствующих Э-триггеров, прямые выходы которых подключены к первым входам соответственно третьего и четвертого элемен тов И, вторые входы которых соединены с выходами соответственно первого и второго инверторов, выход первого элемента И подключен к первым входам первого элемента ИЛИ и пятого элемента И, вторые входы которых соединены с выходом второго элемен— та И, выход третьего элемента И подключен к первым входам второго элемента ИЛИ и шестого элемента И, вторые входы которых соединены с выходом четвертого элемента И, выходы пятого и шестого элементов И подключены к первым входам соответственно седьмого и восьмого элементов И и к прямым входам соответствующих D-триггеров, обратные входы которых подключены к выходам соответственно первого и второго элементов ИЛИ, прямые выходы D-триггеров подключены к входам третьего элемента ИЛИ и к вторым входам соответственно седьмого и восьмого элементов И, выходы которых подключены к входам четвертого элемента ИЛИ, выход третьего элемента

ИЛИ соединен с первым выходом компаратора,, а выход четвертого элемента

ИЛИ соединен с вторым выходом компаратора„

3. Устройство по пп. 1 z> 2, о т ,и и ч а ю щ е е с я тем, что синхронизатор содержит триггер, реверсивный счетчик тактовых импульсов, адресный счетчик, адресный счетчик вы— деленного сигнала, семь элементов И

1236398 четыре инвертора и элемент ИЛИ,. при этом первый вход синхронизатора сое— динен с первыми входами первого и второго элементов И, вторые входы

5 которых подключены к инверсному выходу триггера, прямой вход которого соединен с вторым входом синхронизатора, третий вход синхронизатора соединен с первыми входами третьего, 10 четвертого и пятого элементов И и третьим входом первого элемента И, выход которого подключен к прямому входу реверсивного счетчика тактоВЫХ импульсОВ» ВЫХОД кОтОрОГО ПОД 15 ключен к второму входу третьего элемента И и к входу первого инвертора, выход которого подключен к обратному входу триггера, прямой выход ко.торого подключен к перВОму входу ше gp стого элемента И и к входу второго инвертора, выход которого подключен к первому входу седьмого элемента

И, выход . второго элемента И подключен к входу третьего инвертора, выход которого подключен к первому входу четвертого элемента И и третьему входу третьего элемента И, выход которого подключен к реверсивному входу реверсивного счетчика тактовых импульсов и входу четвертого инвер— тора, выход которого подключен к первому входу пятого элемента И, выход которого подключен к входу адресного счетчика, выход которого подключен к второму входу седьмого элемента И, выход которого подключен к первому входу элемента ИЛИ, второй вход которого подключен к выходу шестого элемента И, второй вход кото— рого подключен к выходу адресного счет- ика, вход которого подключен к выходу четвертого элемента И, выход элемента ИЛИ соединен с первым выходом компаратора, прямой выход триггера соединен с вторым выходом компаратора, Выход четвертого и пятого элементов И соединены соответственно с третьим и чет вертым выходами компарато!

2эо398

Составитель Д.Заргарян

Редактор Н.Тупица Техред N.Ìoðãåíòàä Корректор О.Луговая

Заказ 3086/48 Тираж 728 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий (13035, Москва, Ж-35, Рауитская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул..Проектная,4