Устройство для формирования сигнала прерывания

 

Изобретение относится к области цифровой вычислительной техники и может быть использовано в системах прерывания вычислительных систем, в том числе в управляющих вычислительных машинах и комплексах. Целью изобретения является повышение качества за счет введения средств самоконтроля, охватывающих контролем основные узлы устройства. В устройство дополнительно введены второй двоичный счетчик , второй инвертор, второй мультиплексор , пятый, П1естой и седьмой элементы И, второй элемент сложения по модулю два, третий инвертор, третий триггер, соединенные определенным образом. 1 ил. ю li irc 4 to

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 G 06 F 9/46

OllHGAHHE ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3823830/24-24 (22) 10,12.84 (46) 30.06.86. Бюл.Ф 24 (72) М.Г.Кулаков (53) 681.325 (088.8) (56) Каган Б.М. Электронные вычислительные машины и системы. - M. Энергия, с.298, рис.8-16.

Авторское свидетельство СССР

У 1112365, кл.G 06 F 9/46, 1984. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ СИГНАЛА ПРЕРЫВАНИЯ (57) Изобретение относится к области цифровой вычислительной техники и моÄÄSUÄÄ 1241242 А 1 жет быть использовано в системах прерывания вычислительных систем, в том числе в управляющих вычислительных машинах и комплексах. Целью изобретения является повышение качества sa счет введения средств самоконтроля, охватывающих контролем основные узлы устройства. В устройство дополнительно введены второй двоичный счетчик, второй инвертор, второй мультиплексор, пятый, шестой и седьмой элементы И, второй элемент сложения по модулю два, третий инвертор, третий триггер, соединенные определенным образом. 1 ил.

35

50

1 12412

Изобретение относится к цифровой вычислительной технике и может быть использовано в системах прерывания вычислительных систем, в том числе в управляющих вычислительных машинах и комплексах.

Цель изобретения — повышение быстродействия устройства .

На чертеже приведена структурная схема устройства. 1О

:устройство содержит тактовый вход 1 устройства;:. группу запросных входов 2 устройства, элемент НЕ 3, элемент И 4, .ачетчик 5, дешифратор 6, элементы И 7-9 группы, элемент ИЛИ 10, 15 генератор 11 импульсов, элемент И 12, триггер 13, блок 14 памяти, регистры

15 и 16 сдвига, элемент И-НЕ 17,мультиплексор 18, блок 19 памяти, дешифратор 20, мажоритарный элемент 21, элемент 22 сложения по модулю два, элемент И 23, триггер 24, элемент

И 25, счетчик 26, элемент НЕ 27,мультиплексор 28, элемент И 29, элемент

НЕ 30, элементы И 31 и 32, триггер 25

33, элемент 34 сложения по модулю два, адресный выход 35 устройства, сигнальный выход 36 устройства, выход 37 прерывания устройства, вход 38 режима устройства, вход 39 начального 30 сброса, вход 40 блокировки устройства иответный вход 41 устройства.

Устройство работает в двух режимах: основной и самоконтроль. Режим работы определяется сигналом, поступающим на вход 38 устройства и далее на разрешающий вход второго блока 19 памяти, управляющий вход второго мультиплексора 28, третий вход шестого элемента И 31 и вход элемен- 40 та НЕ 30. При работе в основном режиме устройство функционирует следующим образоме

Мультиплексор 28 коммутирует сигнал с выхода элемента ИЛИ 10 на вход первого триггера 13.

Счетчик 5, на который с некоторой частотой поступают импульсы с входа 1 при помощи первого дешифратора 6 и группы элементов И 7-9, в каждом такте проверки наличия запроса на входах 2 проверяет уровень .прерывания, номер которого совпадает с содержимым старших разрядов первог"o двоичного счетчика 5, поступающим в дешифратор 6 с первого выхода первого двоичного счетчика 5. Эта

42 2 проверка уровня прерывания заключается в сравнении значения запросов за три предыдущих периода проверки, хранящихся в блоке памяти 14, с текущим.значением запроса и определение факта изменения значения запроса.

Если в данном уровне прерывания запрос не изменил значения, то через некоторое время происходит изменение на единицу старших разрядов счетчика 5 и проверяется следующий по порядку уровень прерывания. Если изменяется значение запроса, просмотр прекращается, устанавливается триггер 24, с выхода которого на выход

37 подается сигнал прерывания, а содержимое счетчика 5 используется для формирования начального адреса преры вающей программы на выходе 35. Сигнал с выхода триггера 24 поступает также на элемент НЕ Зи запрещаетпрохождение импульсов с входа 1 через элемент И 4 на счетный вход счетчика 5, фиксируя его состояние. После передачи управления прерывающей прог рамме на вход 41 поступает сигнал сбрасывающий триггер 24, и процедура поиска запросов возобновляется. Через некоторое время происходит изменение на единицу старших разрядов счетчика 5 и проверяется следующий по порядку уровень прерывания.

Проверка уровней прерывания для формирования сигнала прерывания заключается в сравнении значения сигнала запроса за три предыдущих периода проверки, хранящихся в первом блоке памяти 14 с текущим запроса и определением факта изменения значения запроса. Поясним работу первого блока памяти 14 в составе устройства.

Первый блок памяти 14 — это оперативное запоминающее устройство (ОЗУ).

В первом блоке 14 памяти каждому уровню прерывания отведена зона из четырех одноразрядных слов, идущих подряд одно за другим.- Зона первого блока 14 памяти определяется старшими разрядами первого двоичного счетчика 5, ее номер совпадает с номером уровня прерывания.

В течение периода поиска по всем уровням проверка значения запроса выполняется в стандартном. такте проверки. В этот такт проверки выполняется одна операция записи информации в первый блок 14 памяти и три операции считывания информации из перво3 1241242 4 го блока 14 памяти. Обращение к че- соответствие все вто тырем словам зоны первого блока 14,четвертые слова зон памяти выполняется с помощью двух памяти 14 соответств средних разрядов первого двоичного чений выходов регист счетчика 5. Это обращение к словам 5 выхода элемента И-НЕ блока 14 памяти выполняется по очере- мультиплексор 18, на ди, т.е. к первому слову зоны, далее вход которого поступ к второму, третьему и затем четвер- разряда первого двои тому. Для какого слова выполняется 5, на выходе мультип операция записи информации, опреде- 1р ется признак, указы ляет управляющая информация, посту- нять первому блоку пающая из первого мультиплексора 18 цию записи или опера на управляющий вход-первого блока данного слова. !

4 памяти. Адрес обращения к

Для данного периода поиска по блоке 14 памяти абра всем уровням прерывания номер слова нением старших и сре в зоне первого блока !4 памяти, в ко- счетчика 5, присутст торое выполняется запись информации, вом и втором выходах один и тот же. В конце периода поис- Такт проверки изм ка этот номер изменяется циклически, 20 запроса в данном уро т,е. в данный период поиска запись одинаков для всех зо выполняется в слово зон первого бло- 14 памяти и состоит ка 14 памяти номер четыре, в сле- уровня прерывания на дующий период запись информации вы- второй адресный вход полняется в слово зон номер один, памяти 14, операции а по прошествии еще двух периодов значения запроса с в поиска — снова в слово номер четыре ИЛИ 10 через мультип и т.д. вый триггер 13, четы

Номер слова зон первого блока ращения к блоку памя памяти 14, в которое выполняется за- зо раций записи значени пись информации, формируется совмест- предыдущих периода п ной работой регистра 16 сдвига,эле- сдвига 15 и операции мента И-НЕ 17 и мультиплексора 18. прерывания с выхода

На тактовый вход регистра сдвига 16 триггер 24. Способ з поступает самый старший разряд.пер- в триггер 13 формиру ваго двоичного счетчика 5, по зад35

И 12 по совпадению д нему фронту этого разряда выполняет- значений средних раз

2 5 ся операция записи информации в регистр 16 сдвига. Все выходы регистра 16 сдвига соединяются между собой 4О через элемент И-НЕ 17, выход которЬro подключен к управляющему входу (данных) регистра 16 сдвига. Поэтому до тех пор, пока на одном их выходов регистра 16 сдвига имеется 0, в не-45 го записываются сигналы "1, После трех периодов поиска по всем уровням прерывания элемент И-НЕ )7 переключается, после чего в течение периода поиска на управляющем входе первого регистра 16 сдвига присутствует "0", в результате чего 0" находится только на одном выходе регистра сдвига

16 илн на выходе элемента И-HE 17.Выходу элемента И-НЕ 17 поставлены 55 в соответствие все первые слова зон первого блока 14 памяти. Трем выходам регистра 16 сдвига поставлены в рые, третьи и первого блока енно. Опрос знара 16 сдвига и

17 выполняет управляющий ают два средних чного счетчика лексора 18 появлявающий, выпол4 памяти операцию считывания слову в первом зуется объедидних разрядов вующих на его перенения значения вне прерывания н первого блока из подачи кода дешифратор 6 и первого блока записи текущего

ыхода элемента лексор 28 в перрех операций обти 14, трех опея запроса за три роверки регистр записи сигнала элемента И 25 в аписи информации ется элементом вух инверсных рядов первого двоичного счетчика 5 и строба, присутствующего на первом выходе генератора 11 импульсов. С выхода элемента И 12 строб поступает на тактовый вход триггера 13. При этом триггер

13 фиксирует значение запроса, поступившее на его информационный вход, на весь такт поиска. Это обеспечивает возможность асинхронной работы источника запросов прерываний по отношению к устройству. Значение запроса с выхода триггера 13 поступает на информационный вход блока памяти

14. Эта информация записывается в блок 14 памяти тогда, когда с выхода мультиплексора 18 поступает признак записи.

После записи значения запроса в триггер 13 выполняются четыре операции обращения к первому блоку 14 памяти, каждая из которых сопровож124!242

Адрес обращения к слову блока 19 памяти образуется слиянием старших разрядов первого двоичного счетчика 5 и информации на выходе триггера 13. В блоке 19 памяти в слове,соответствующем данной зоне первого блока 14 памяти и значению запроса, поступающему из триггера 13, хранится информация "Разрешено" ("ll", если разрешено формирование сигнала преры50

55 дается признаком записи или считывания, поступающим из мультиплексора

18. Этот признак поступает и на управляющий вход регистра 15 сдвига, который во время операции записи в блок памяти 14 пропускает такт записи информации. Операции записи значения запроса.с выхода блока памяти

14 в регистр сдвига 15 выполняются !О во время трех операций считывания информации из блока 14 памяти.

Синхронизацию работы блока 14 памяти, триггера 13 и регистра 15 сдвига выполняет генератор ll импуль- !5 сов.

В блоке 14 памяти значение запроса записывается с выхода триггера

13, что обеспечивает использование значение запроса в следующие перио- . 20 ды проверки.

После четырех операций обращения к блоку 14 памяти в регистре 15 сдвига имеют трехразрядное слово, содержащее значение за три предыдущих 25 периода проверки. Информация с выхода регистра 15 сдвига параллельным трехразрядным кодом поступает на дешифратор 20 и мажоритарный элемент 21. 30

С выхода мажоритарного элемента

21 сигнал поступает на второй вход элемента 22 сложения по модулю два.

Элемент 22 сложения по модулю два сравнивает состояние триггера 13, равное текущему значению запроса, с сигналом с выхода мажоритарного элемента 21 и формирует на выходе сигнал разрешения ("1") в случае несовпадения сигналов на его входах и сиг-40 иал запрета ("0") в случае совпадения °

Блок 19 памяти — это ПЗУ с организацией 1 разряд х P слов. Этот блок содержит признаки разрешения 45 формирования прерывания по, появлению и/или по снятию запроса.

1Е lI вания по снятию запроса) и Запрет ("0" в противном случае).

Второй дешифратор 20 является ПЗУ с организацией 1 разряд йа 8 слов.

Он формирует на выходе сигнал Запрет"-. ("О") при наличии всех нулевых сигналов на его входе или при наличии всех единичных сигналов на его входе и сигнал Разрешено" (! ) во всех остальных случаях.

Элемент И 25 формирует значение сигнала прерывания "1" при появлении трех сигналов иРазрешено" на выходах второго блока 19 памяти, второго дешифратора 20 и элемента 22 сложения по модулю два и значение "0" в противном случае.

Информация с выхода элемента И 25 поступает на информационный вход триггера 24. Строб записи информации в триггер 24 поступает на его тактовый вход и формируется элементом И

23 по совпадению двух прямых значений разрядов первого двоичного счетчика 5 и строба, присутствующего на четвертом выходе генератора 11 импульсов.

Запись информации во второй регистр сдвига 15 выполняется по стробу, присутствующему на третьем выходе генератора импульсов l!.

Генератор ll импульсов обеспечивает синхронную работу узлов устройства, вырабатывая на своих выходах импульсы так, что импульс на первом выходе начинается раньше, чем на втором, на втором выходе раньше, чем на третьем и на третьем выходе раньше, чем на четвертом. Генератор 11 импульсов построен на основе регистра сдвига, управляемого двумя младшими разрядами двоичного счетчика 5.

При включении питания узлы устройства находятся в неопределенном состоянии. Поэтому на вход 39 поступает сигнал "Сброс" по включению питания.

В основном режиме работа триггера. 33 блокируется, поскольку сигнал на входе 38 устройства равен "1", При работе в режиме самоконтроля устройство функционирует следующим образом.

На разрешающий вход второго блока памяти, управляющий вход мультиплексора 28 третий вход элемента

И 31 вход элемента НЕ 30 с входа 38

1241242 устройства подается 0", который задает режим самоконтроля.

При этом блокируется работа триггера 24. Триггер 24 находится в сброшенном ("0"). состоянии, и в объект управления сигнал прерывания не поступает °

При подаче на разрешающий вход второго блока памяти сигнала самоконт-10 роля его работа блокируется и на его входе поддерживается единичное сос° тояние на протяжении всей работы в режиме самоконтроля.

В этом режиме мультиплексор 28 15 запрещает прохождение сигнала с выхода элемента ИЛИ 10 на вход триггера

13 и разрешает передачу эталонного сигнала с первого выхода второго счетчика 26 на вход триггера 13. 20

Теперь устройство формирует сигнал прерывания на выходе элемента

И 25 в соответствии с эталонным, периодически меняющим полярность сигналом на первом (старшем) выходе двоич- 25 ного счетчика 26, который является имитатором входных сигналов запросов прерывания.

На счетный вход счетчика 26 пода0 ется самый старший разряд первого выхода счетчика 5. Счетчик 26 имеет три выходных разряда с кратным изменением частоты: первый (старший),второй и третий (младший). Частота изме35 нения первого разряда в два раза ниже, чем второго, частота изменения второго разряда в два раза ниже, чем третьего.

Под управлением счетчика 26 эле- 40 мент И 29 и элемент НЕ 27 формируют на выходе элемента И 29 прогнозируемый сигнал прерывания. Сигнал на выходе элементов И 25 и 29 сравнивается элементом 34 сложения по модулю 45 два, информация с выхода которого поступает на информационный вход триггера 33.

Стробирование триггеров 24 и 33 ведется одним и тем же сигналом, который с выхода элемента И 23 подается на тактовый вход триггера. 33.

В случае правильной работы устройства триггер 33 находится в нулевом состоянии и сигнал "Неисправность не формируется, при отказе одного из элементов устройства триггер 33 устанавливается в единичное состояние формируется сигнал неисправности, который подается на выход 36.

При переходе из основного режима в режим самоконтроля и обратно работа триггеров 24 и.33 блокируется подачей на входы 39 и 40 устройства сигналов Сброс".

Формула изобретения

Устройство для формирования сигнала прерывания, содержащее первый элемент НЕ, четыре элемента И, первый счетчик, два дешифратора, группу элементов И, элемент ИЛИ, генератор импульсов, два триггера, два блока памяти, два регистра сдвига, элемент И-HE первый мультиплексор, мажоритарный элемент и первый элемент сложения по модулю два, причем первый вход первого элемента И соединен с тактовым входом устройства,второй вход первого элемента И соединен с выходом первого элемента НЕ, выход первого элемента И соединен со счетным входом первого счетчика, первый разрядный выход первого счетчика соединен с входом первого дешифратора, адресным выходом устройства, первыми входами адреса первого и второго блоков памяти и тактовым . входом первого регистра сдвига, каждый выход первого дешифратора соединен с первым входом одноименного элемента И группы, вторые входы элементов И группы соединены с одноименными запросными входами устройства, выходы элементов И группы соединены с входами элемента ИЛИ, второй разрядный выход первого счетчика соединен с первыми входами второго и третьего элементов И, вторым входом адреса первого блока памяти и первым управляющим входом первого мультиплексора, третий разрядный выход первого счетчика соединен с входом запуска генератора импульсов, первый выход генератора импульсов соединен с вторым входом второго элемента И, второй выход генератора импульсов соединен с тактовым входом первого блока памяти, третий выход генератора импульсов соединен с тактовым входом второго регистра сдвига, четвертый выход генератора импульсов соединен с вторым входом третьего элемента И, 1241242 выход второго элемента И соединен с тактовым входом первого триггера, выход первого триггера соединен с информационным входом первого блока памяти, вторым входом адреса второго блока памяти и первым входом первого элемента сложения по модулю два, выход первого блока памяти соединен с информационным входом второго регистра сдвига, выходы первого регистра сдвига соединены с входами .элемента И-НЕ и группой входов первого мультиплексора, выход элемента И-НЕ соединен с входом управления сдвигом первого регистра сдвига и вторым управляющим входом первого мультиплексора, выход первого мультиплексора соединен с входом управления записью первого блока памяти и входом управ- 2р ления сдвигом второго регистра сдвига, выходы второго регистра сдвига соединены с входом второго дешифратора и входом мажоритарного элемента, выход мажоритарного элемента сое- 25 динен с вторым входом элемента сложения по модулю два, выход второго блока памяти соединен с первым входом четвертого элемента И, выход второго дешифратора соединен с вторым входом четвертого элемента И, выход первого элемента сложения по модулю два соединен с третьим входом четвертого элемента И, выход четвертого элемента И соединен с информацион35 ным входом второго триггера, выход третьего элемента И соединен с тактовым.входом второго триггера, выход второго триггера соединен с входом первого элемента HE и является выходом прерывания устройства, о т— л и ч а ю щ е.е с я тем, что, с целью повышения быстродействия устройства, в него введены второй счетчик, второй элемент НЕ, второй мультиплексор, пятый, шестой и седьмой элементы И, второй элемент сложения по модулю два, третий элемент НЕ и ,третий триггер, причем первый разг. рядный выход первого счетчика соединен со счетным входом второго счетчика, разрешающий вход второго блока памяти, управляющий вход второго мультиплексора, первый вход пятого элемента И и вход второго элемента

НЕ соединены с входом задания режима устройства, первый разрядный выход второго счетчика соединен с первым информационным входом второго мультиплексора, выход элемента ИЛИ соединен с вторым информационным входом второго мультиплексора, выход второго мультиплексора соединен с информационным входом первого триггера„ второй разрядный выход второго счетчика соединен с входом третьего элемента НЕ, третий разрядный выход второго счетчика соединен с первым входом. шестого элемента И, выход третьего элемента НЕ соединен с вторым входом шестого элемента И, выход шестого элемента И соединен с первым входом второго элемента сложения по модулю два, выход четвертого элемента И соединен с. вторым входом второго элемента сложения по модулю два, выход второго элемента сложения по модулю два соединен с информационнь|м входом третьего триггера, второй вход пятого элемента И соединен с ответным входом устройства, первьпл вход седьмого элемента И соединен с входом блокировки устройства, третий вход пятого элемента И и второй вход седьмого элемента И соединены с входом начального сброса устройства, выход второго элемента НЕ соединен с третьим входом седьмого элемента

И, выход пятого элемента И соединен с входом сброса второго триггера, выход седьмого элемента И соединен с входом сброса третьего триггера, выход третьего элемента И ссединен с тактовым входом третьего триггера, выход третьего триггера является сигнальным выходом устройств a ..

1241242

СоставительМ.Кудряшов

Техред 0 .Гортвай

Редактор Л.Пчелинская

Корректор А.Тяско

Тирах 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035; Москва, )К-35, Раушская наб., д.4!5

Заказ 3490/44

Производственно-полиграфическое предприятие, г,ужгород, ул.Проектная, 4