Цифровой акселерометр

 

Изобретение относится к измерительной технике и может быть использовано для преобразования в .цифровой код выходного сигнала акселерометров, датчиков угла и других первичных преобразователей . Цель изобретения - повышение быстродействия цифрового акселерометра. Устройство содержит чувствительный элемент 1, датчик 2 угла, предварительный усилитель 3, цепь 4 обратной связи, селектор 5, SuftiS «7 (Л Щшо (c/mfflUf)

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУ БЛИН (50 4 С 01 Р 15/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H ABTOPCHOMV СВИДЕТЕЛЬСТВУ фи (стара) ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3817175/24-10 (22) 27.11.84 (46) 07.07.86. Бюл. Ф 25 (72) В.С.Альтшулер, А.А.Васюхно, Л.Н.Волков, В.Н.Волнянский, А.В.Орлов и В.M.Ôèëàòîâ (53) 621.517(088.8) (56) Коновалов С.Ф. и др. Гироскопические системы, ч. Ill, M.: Высшая школа, 1980, с. 30-33.

Авторское свидетельство СССР

N- 1167954, кл. G 01 P 15/00, 13.02.84.

„„SU„„1242831 А 1 (54) ЦИФРОВОЙ АКСЕЛЕРОМЕТР (57) Изобретение относится к измерительной технике и может быть использовано для преобразования в цифровой код выходного сигнала акселерометров, датчиков угла и других первичных преобразователей. Цель изобретения— повышение быстродействия цифрового акселерометра. Устройство содержит чувствительный элемент 1, датчик 2 угла, предварительный усилитель 3, цепь 4 обратной связи, селектор 5, 1242831 компаратор 6, цифроаналоговый преобразователь 7, триггер 8, схему 9 задержки, генератор 10, дешифраторы 1113, регистры 14 и 15 последовательного приближения, дифференциальные усилители 16 и 22, источник 17 опорного напряжения, регистры 18 и 19. цепной резистивный делитель 20 напряжения, блок 21 сравнения, мультиплексор 23 и управляемый инверторповторитель 24. Блок 21 выполнен в

Изобретение относится к измерительной технике и может быть использовано для преобразования в цифровой код выходного сигнала акселерометров датчиков угла и других первичных пре- 5 образователей.

Цель изобретения — повышение быстродействия цифрового акселеро— метра.

На чертеже представлена структурная схема цифрового акселерометра.

Акселерометр содержит чувствительный элемент 1, датчик 2 угла, предварительный усилитель 3, цепь 4 обрат,ной связи, селектор 5 компаратор 6, цифроаналоговый преобразователь 7, триггер 8, схему 9 задержки, генера— тор 10, дешифраторы 11-13, регистры

14 и 15 последовательного приближения, первый дифференциальный усилитель 16, выполненный в виде операционного усилителя с коэффициентом передачи минус 1, источник 17 опорного напряжения, регистры 18 и 19, цеп— ной резистивный делитель 20 напряжения, блок 21 сравнения, второй дифференциальный усилитель 22, мультиплексор 23 и управляемый инверторповторитель 24.

Блок 21 может быть выполнен в виде двух компараторов 25 и 26, причем первый вход блока 21 соединен с неинвертирующим входом компаратора 26 и инвертирующим входом компаратора 25, а второй вход блока 21 — с инверти- З5 рующим входом компаратора 26 и инвертирующим входом компаратора 25.

Регистр 14 может быть выполнен в виде виде компараторов 25 и 26. Регистр 14 выполнен в виде элемента И 27 и двоичного счетчика 28. На выходы элемента И 27 поступает сигнал с частотой генератора 10 и выходной сигнал триггера 8, а вход установки нуля счетчика 28 соединен с установочным входом регистра 14. Регистр 15 выполнен в виде элементов И 29, реверсивного счетчика 30 и элемента И 31, соединенного со счетчиком 30. 1 ил. последовательно соединенных элемента И и двоичного счетчика 28. На входы элемента 27 поступает сигнал с частотой генератора 10 и выходной сигнал триггера 8, а вход установки нуля счетчика 28 соединен с установочным входом регистра 14.

Регистр 15 может быть выполнен в виде последовательно соединенных элемента И 29, реверсивного счетчика

30 и э,пемента И 31, выход которого соединен с входом установки нуля счетчика 30. Входы элемента 29 соеди— нены соответственно с выходом генератора 10 и инверсным выходом триггера 8. Сигнал с выхода элемента 29 поступает на суммирующий вход счетчика 30, вычитающий вход которого соединен с установочным входом регистра 15.

Цепной делитель 20 представляет собой 2п последовательно соединенных резисторов. Один конец этой цепи соединен с выходом источника 17, второй — с выходом усилителя 16, а средняя точка — с инвертирующим входом последнего (под средней точкой цепного резистивного делителя напряжения понимается точка соединения и†ro u (n + 1)-ro резисторов.

Мультиплексор 23 может быть выполнен в виде набора ключей, на входы которых поступают выходы цепного делителя 20, а выходы ключей объединены. Управляющие же входы ключей соединены соответствующими выходами дешифратора 12.

1242831

Источник 17, делитель 20, мультиплексор 23, блок 21, селектор 5, триггер 8, регистр 14, преобразователь 7 и компаратор 6 соединены последовательно, так же, как датчик 2, усилитель 3 и 22, инвертор-повторитель 24 и компаратор 6.

Устройство работает следующим образом.

Под действием ускорения чувстви- 10 тельный элемент 1 отклоняется из положения равновесия и на выходе датчика 2 появляется напряжение, которое после усиления на усилителе 3 поступает на первый вход блока 21, который 15 осуществляет сравнение выходного сигнала усилителя 3 с напряжением на выходе мультиплексора 23.

В исходном состоянии триггер 8 обнулен и частота с выхода генератора 10 поступает через элемент 29 на вход счетчика 30 регистра 15, изменяя таким образом выходной код дешифраторов 11-13. Дешифратор 12 определяет полярность выходного напряжения муль- 2S типлексора 23 и его уровень. Дешифратор 11 управляет работой инвертораповторителя 24 и селектора 5, который может быть выполнен в виде мультиплексора (например, HMC 564 серии

564КП2), и осуществляет коммутацию выходов компаратора 25 (соответствует отрицательному выходному напряжению мультиплексора 23) и компаратора 26 (соответствует положительному выходному напряжению мультиплексора 23).

Дешифратор 13 определяет выходной код старших разрядов. Дешифраторы 11-13 могут быть разработаны по стандартной методике синтеза цифровых автоматов с 4О учетом требуемой последовательности входных и выходных кодов. Например, пусть счетчик 30, а следовательно, и регистр 15 имеют 11 различных состояний (для выбора числа состояний слу- 4> жит элемент 31), делитель 20 включает восемь одинаковых резисторов, а мультиплексор 23 — девять ключей, выходы которых объединены. Для этого случая состояния счетчика 30 и соответствующие выходные коды дешифраторов 11-13 приведены в таблице.

Дешифратор

0000 ОООО 000000001 0011

0000 000000010 1101

1000 е таблицы

0000 000000100 010 1

0100

0000 000001000 1001

1100

0000 000010000 0000

0001 000010000 ХХХХ

0010

1010

1110

0001 100000000 0010

0001 010000000 1100

0001

0001 001000000 0100

0001 000100000 1000

0001 000010000 0000

0000 00000000 1 00 11

1001

1101

0000

При этом выходное напряжение мультиплексора 23 пробегает значения отминус U<7 до нуля и затем от плюс U до нуля, где U< — выходное напряжение источника 17. В момент, когда выходное напряжение мультиплексора 23 выше выходного напряжения усилителя 3. если последнее отрицательно, и ниже выходного напряжения усилителя 3, если оно положительно, один из компараторов 25 и 26 срабатывает и через селектор 5 устанавливает триггер 8 в состояние логической единицы. Триггер

8 открывает элемент 27 и закрывает элемент 28, изменение выходного напряжения мультиплексора 23 прекращаl ется и начинает заполняться счетчик

28, а следовательно, на второй вход компаратора 6 поступает монотонно возрастающее напряжение. На первый же вход компаратора 6 через усилитель 22, коэффициент усиления которого в данном примере равен "8", и на инвертор-повторитель 24 поступает положительный сигнал, пропорциональный разности выходного напряжения усилителя 3 и выходного напряжения мультиплексора 23. В момент, когда напряжение на втором входе компаратора 6 превысит напряжение на его первом входе, компаратор 6 сработает и через триггер 8 и элемент 27 прекратит заполнение счетчика 28. Кроме

1242831 того, по переднему фронту импульса на выходе компаратора 6 производится запись выходного кода в регистры 18 (младшие разряды) и 19 (старшие).

Этот же сигнал, но задержанный на время, необходимое для записи кода в регистры 18 и 19, поступает через схему 9 на установочные входы регистров 14 и 15, устанавливая счетчик 28 IIO в нуль, а счетчик 30 — в предшествующее состояние.

Для исключения ложных срабатываний компаратор 6 выполняется с незначительным гистереэисом или на его пер- 15 вый вход помимо выходного сигнала усилителя 22 поступает некоторое пороговое напряжение от дополнительного источника, так что при равенстве нулю напряжений на обоих его входах его 20 выходной сигнал также равен нулю, а положительный перепад на его выходе появляется лишь при отличном от нулевого состоянии счетчика 28.

Таким образом, в следующем такте работы устройства состояние регистра

15 изменится при постоянном ускорении лишь на единицу, поскольку при этом сработает компаратор 25 или 26 и триггер 8 вновь установится в еди- 30 ничное состояние. Следовательно, время преобразования в код выходного напряжения усилителя 3 складывается из времени заполнения счетчиков 28 и 30, однако для счетчика 30 это вре- з мя соответствует лишь одному периоду тактовой частоты генератора 10, что и позволяет повысить быстродействие акселерометра. В то же время точность преобразования ускорения в код в пред- O лагаемом устройстве не ниже чем в известном, поскольку для формирования старших и младших разрядов выходного кода используется один источник опорного напряжения. 45

Кроме того, при резком изменении ускорения время измерения увеличивается незначительно, на 1-2 периода частоты генератора 10, в то время как в известном устройстве оно равно при о любом входном сигнале удвоенному времени преобразования в код выходного сигнала, дифференциального усилителя.

Формула изобретения

Цифровой акселерометр, содержащий соединенные в кольцо чувствительный элемент, датчик угла, усилитель и цепь обратной связи, а также цифроаналоговый преобразователь, мультиплексор, источник опорного напряжения, селектор, компаратор. триггер, генератор, первый дифференциальный усилитель и два регистра, о т л ич а ю шийся тем, что, с целью повышения быстродействия, в него введены схема задержки, три дешифратора, два регистра последовательного приближения, цепной делитель со средней точкой„ блок сравнения, второй дифференциальный усилитель и управляемый инвертор-повторитель, при этом выход усилителя соединен с первыми входами блока сравнения и второго дифференциального усилителя, выход которого через управляемый инверторповторитель соединен с первым входом компаратора, выход которого соединен с тактовым входом первого и второго регистров, входом схемы задержки и входом установки нуля триггера, выход которого соединен с управляющим входом первого регистра последовательного приближения, выход которого соединен с информационными входами первого регистра и цифроаналогового преобразователя, выход которого соединен с вторым входом компаратора, выход

I источника опорного напряжения соединен с входом опорного напряжения цифроаналогового преобразователя и началом цепного делителя, средняя точка которого соединена с первым входом первого дифференциального усилителя, второй вход которого соединен с ниной общей точки, а выход с концом цепного делителя, выходы которого соединены с соответствующими входами мультиплексора, выход которого соединен с вторыми входами второго дифференциального усилителя и блока .сравнения, первый и второй выходы которсго соединены с соответствующиI ми входами селектора, выход которого соединен с входом установки единицы триггера, инверсный выход которого соединен с управляющим входом второго регистра последовательного приближения,выход которого соединен с входами дешифраторов, выходы первого из которых соединены с управляющими входами селектора и управляемого инвертораповторителя, второго — с управляющими вхоцами мультиплексора, а третье1242831

Составитель А. Астахов

Редактор А. Коз ориз Техред О.Corno Корректор М. Шароши

Заказ 3697/42 Тираж 778 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

ro — с информационными входами второго регистра, причем выход генератора соединен с тактовыми входами первого

1 и второго регистров последовательного приближения, а выход схемы задержки— с их установочными входами.