Формирователь адресных сигналов для буферной памяти

 

Изобретение относится к вычислительной технике и может бьггь использовано в качестве формирователя адреса буферного запоминающего устройства для последовательной адресации ячеек памяти. Целью изобретения является расширение области применения формирователя адресных сигналов . Устройство содержит счетчики адреса записи, чтения, счетчик объема , коммутатор, триггер, инверторы, элементы ИЛИ, И-ИЛИ. Область применения формирователя расширяется за счет возможности увеличения разрядности формируемого адреса. 1 ил. (Л с: to 4 4i

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (58 4 G 11 С 7 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3786860/24-24 (22) 01. 09 ° 84 (46) 15.07.86. Бюп. Р 26 (72). В.С.Лупиков (53) 681. 327.6(088.8) (56) Авторское свидетельство СССР

У 822293, кл . G 11 С 17/00, 1981.

Авторское свидетельство СССР

Р 813504, кл. G 11 С 8 00, 1981. (54) ФОРМИРОВАТЕЛЬ АДРЕСНЫХ СИГНАЛОВ

ДЛЯ БУФЕРНОЙ ПАМЯТИ (57) Изобретение относится к вычислительной технике и может быть исполь„,Я0„„1244717 А 1 зовано в качестве формирователя адреса буферного запоминающего устройства для последовательной адресации ячеек памяти. Целью изобретения является расширение области применения формирователя адресных сигналов. Устройство содержит счетчики адреса записи, чтения, счетчик объема, коммутатор, триггер, инверторы, элементы ИЛИ, И-ИЛИ. Область применения формирователя расширяется за счет возможности увеличения разрядности формируемого адреса. 1 ил.

1244717

Если для организации адресации к буферной памяти требуется один модуль формирователя адресных сигналов, т.е. k =1, то при его установке необходимо произвести следующую коммутацию управляющих входов: пятью 18, третий 14 управляющие входы подключаются к первому управляющему входу 5; шестой 19, четвертый 15 управляющие входы подключаются к второму управляющему входу 6. Первый управляющий выход 16 являетоя указателем состоя" ния "Буфер пуст". Второй управляющий выход 17 является указателем состояния "Буфер заполнен".

Если для организации адресации к буферной памяти требуется К>1 мо50

Изобретение относится к вычислительной технике и может быть использовано в качестве формирователя адреса буферного запоминающего устройства для последовательной адресации ячеек памяти.

Цель изобретения — расширение области применения формирователя адресных сигналов за счет увеличения разрядности формируемого адреса. 1О

На чертеже представлена структурная схема предлагаемого формирователя адресных сигналов.

Формирователь адресных сигналов содержит первый счетчик 1,:второй счетчик 2, элементы 3, И-ИЛИ, адресные выходы 4, первые 5 и второй 6 управляющие входы, третий счетчик,7, триггер 8, элемент 9 ИЛИ, первый 10 и второй 11 инверторы с открытым кол- 20 лекторным выходом, согласующий элемент 12, коммутатор 13, третий 14 и четвертый 15 управляющие входы, первьп 16 и второй 17 управляющие выходы, пятый 18 и шестой 19 управляющие входы, третий 20, четвертый 21, пятый 22 и шестой 23 управляющие выходы, установочный вход 24.

Формирователь адресных сигналов работает следующим образом„ ЗО

Количество К модулей формирователя адресных сигналов зависит от требуемой информационной емкости буферной памяти и определяется как

К 126й

35 и

:где N — требуемый информационный объем буферной памяти;

n — разрядность счетчика 1 (счет чиков 2, 7);

К вЂ” ближайшее целое число, 40 дулей формирователя адресных сигналов, то ири их установке необходимо прои"-вести следующую коммутацию управляющих входов и выходов. Пятый 18, третий 14 управляющие входы первого (младшие разряды адре=а) модуля формирователя адресных сигналов соединяются с первым управляющим входом 5 этого модуля и пятыми управляющими входами 18 остальных К-1 модулей. Шестой 19, четвертый 15 управпяющие входы первого модуля соединяются с вторым управляющим входом 6 этого модуля и шестыми управляющими входами 19 остальных модулей. Пятый управляющий выход 22 каж— дого модуля, кроме последнегс. (старшие разряды адреса), соединяется с первым управляющим входом " последующего модуля. Шестой управляющий выход 23 каждого модуля, кроме последнего, соединяется с вторым управляющим входом 6 последующего модуля.

Первые управляющие выходы 16 всех модулей объединяются и являются указателем состояния "Буфер пуст".

Вторые управляющие выходы 17 всех модулей объединяются-и являются указателем состояния "Буфер заполнен".

Третий управляющий выход 20 каждого модуля, кроме последнего, соединяется с третьим управляющим входом 14 последующего модуля. Четвертый управляющий выход 21 каждого модуля, кроме последнего., соединяется с четвертым управляющим входом 15 последующего модуля . Коммутатор 13 всех модулей, кроме последнего, устанавливается в такое положение, при котором к выходу коммутатора 13 подключается выходной сигнал триггера 8. В такое же иоложение устанавливается коммута-. тор 13 и в последнем модуле в том случае, если его разрядность полностью йспользуется для адресации ячеек буферной памяти. Если это условие не выполняется, то коммутатор 13 устанавливается в положение, при котором на его выходе присутствует сигнал одного соответствующего разряда. счетчика 7.

Перед началом работы сигналом по установочному входу 24 счетчики 1, 2, 7 H триггеры 8 модулей устанавливаются в нулевое состояние.

При поступлении запроса за текущим адресом записи, который поступает иа первый управляющий вход 5 пер! 244717 вого модуля, а также на третий 14 и пятый 18 управляющие входы этого модуля и пятые управляющие входы 18, остальных модулей, к адресным выходам 4 модулей подключаются через открытые по третьим ° входам эпементы 3 И-ИЛИ выходные сигналы счетчиков 1. Задним фронтом сигнала на первом управляющем входе 5 первого модуля производится модификация содержимого счетчика 1 и счетчика 7 (добаьляется "1"). Формирование последующих адресов записи для буферной памяти осуществляется аналогично.

При поступлении запроса за текущим адресом чтения, который поступает на второй управляющий вход 6 первого модуля, а также на четвертый 15 и шестой 19 управляющие входы этого модуля и шестые управляющие входы 19 остальныйх модулей, к адресным выходам 4 модулей подключаются через открытые по четвертым входам элементы 3 И-ИЛИ выходные сигналы счетчиков 2. Задним фронтом сигнала на втором управляющем входе 6 первого модуля производится модификация содержимого счетчика 2 (добавляется "1") и счетчика 7 (вычитается "1"). Формирование последующих адресов чтения для буферной памяти осуществляется аналогично.

Триггеры 8 устанавливаются в единичное состояние сигналами переполнения соответствующих счетчиков 7 и сбрасываются в нулевое состояние сигналами, приходящими на вычитающие входы этих счетчиков.

Формула изобретения

Формирователь адресных сигналов для буферной памяти, содержащий первый и второй счетчики, входы которых соответственно являются первым и вторым управляющими входами формирователя адресных сигналов, а их выходы соединены„ соответственно с первыми и вторыми входами элементов И вЂ И, выходы которых являются адресными выходами формирователя адресных сигналов, третий счетчик и триггер, о т1 личающийся тем, что, с целью расширения области применения формирователя адресных сигналов за счет увеличения разрядности формируемого адреса, он содержит элемент ИЛИ, первый и второй инверторы с открытыми коллекторными выходами, коммутатор и согласующий элемент, входы которого соединены соответственно с выходами первого и второго инверторов с открытыми коллекторными выходами и являются первым и вторым управляющими выходами формирователя адресных сигналов, вход первого инвертора с открытым коллекторным выходом соединен через элемент ИЛИ с выходами триггера и третьего счетчика, первый и второй входы которого являются третьим и чет-

g5 вертым управляющими входами формирователя адресных сигналов, выходы третьего счетчика являются соответственно третьим и четвертым управляющими выходами формирователя адресных сигналов, причем один выход третьего счетчика соединен с первым входом триггера, второй вход которого подключен к другому входу третьего счетчика, выход триггера соединен

35 с одним входом коммутатора, другие входы которОго подключены к соответствующим выходам третьего счетчика, кроме последнего, а выход коммутатора соединен с входом второго инвертора с открытым коллекторным выходом, вы40 ходы первого и второго счетчиков являются соответственно пятым и шестым управляющими выходами формирователя адресных сигналов, пятым и шес4S тым управляющими входами которого являются соответственно третие и четвер:тые входы элементов И-ИЛИ.

1244717

Составитель В. Гордонова

Редактор И. Касарда Техред И. Бонкало Корректор C. Черни

Заказ 3923/54 Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, И-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4