Устройство для измерения характеристик дискретного канала связи

 

Изобретение относится к радиотехнике . Устройство содержит два элемента сравнения 1 и 2, два регистра сдвига 3 и 4, два сумматора 5 и 10, два дешифратора (Д) 6 и 20, два инвертора 7 и 9, двоичный счетчик (С) 8, пять элементов совпадения 11-15, С 16-19,элементыИ 21,элемент задержки (ЭЗ) 22 и элемент ИЛИ 23.Вустройстве осуществляется автоматическое устранение различия в фазе по циклу между двоичной последовательностью, поступающей из дискретного канала, и эталонной последовательностью, вырабатываемой регистром сдвига 4. При этом С 8 определяет моменты восстановления сбоя фазы, С 16 - длины безошибочного интервала. С 18 - общее число искаженных импульсов, а С 19 - общее число принятых символов. Если произошла ошибка в двоичной пocлeдoвaтeльнocтчJ to Зетоновочиъгй

СОНИ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (5ц 4 Н 04 В 3/46

ВС 13,, ОПИСАНИЕ ИЗОБРЕТЕНИЯ н авторском свидкткльстам

1аа да

Ъ

4 б а

1 ° с

Ъ

Маамаада аа иа ааааа

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 760463 (21) 3859019/24-09 (22) 20.02.85 (46) 23.07,86. Бюл, Ф 27 (72) В.Д.Киселев, Н.А.Русанов, P.Â.Ëèïoâñêèé и В.А.Олейник (53) 621.395.664(088.8) (56) Авторское свидетельство СССР

N - 760463, кл. Н 04 В 3/46, 1978. (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ХАРАКТЕРИСТИК ДИСКРЕТНОГО. КАНАЛА СВЯЗИ (57) Изобретение относится к радиотехнике. Устройство содержит два эле- . мента сравнения 1 и 2, два регистра сдвига 3 и 4, два сумматора 5 и 10, цва дешифратора (Д) 6 и 20, два ин„„Я0„„12УИЩ А 2 вертора 7 и 9, двоичный счетчик (С)

8, пять элементов совпадения 11-15, С 16-19,элементыИ 21,элемент задержки (ЭЗ) 22 и элемент ИЛИ 23.Вустройстве осуществляется автоматическое устранение различия в фазе по циклу между двоичной последовательностью, поступающей из дискретного канала, и эталонной последовательностью, вырабатываемой регистром сдвига 4. При этом

С 8 определяет моменты восстановления сбоя фазы, С 16 — длины безошибочного интервала, С 18 — общее число искаженных импульсов, а С 19 — общее число принятых символов. Если произошла ошибка в двоичной последовательности, «о

1246384 то сигнал ошибки с выхода инвертора

7 поступает на входы элементов И 21, разрешая прохождение сигналов с выходов С 16 на входы Д 20. Эти сигналы будут соответствовать длине очереднов

Изобретение относится к радиотехнике и может быть использовано в контрольно-измерительной аппаратуре связи, аппаратуре передачи данных и яв.ляется усовершенствованием изобретения по авт. св. ¹ 760463.

Цель изобретения — повышение точности измерения.

На чертеже представлена структурная электрическая схема устройства для измерения характеристик дискретного канала связи.

Устройство содержит первый 1 и второй 2 элементы сравнения, второй 3 и первый 4 регистры сдвига, первый сумматор 5, дешифратор 6, второй инвертор 7, двоичный счетчик 8, первый инвертор 9, второй сумматор 10, элементы 11 — 15 совпадения, первый счетчик 16, m-вторые счетчики 17 †„,, третий счетчик 18, четвертый счетчик

19, дополнительный дешифратор 20, Кэлементы И 21 -21, элемент 22 задержки и элемент ИЛИ 23.

При этом первый счетчик 16 являет. ся счетчиком длины безошибочного интервала, третий счетчик 18 — счетчиком общего числа искаженных импульсов, а четвертый счетчик 19 является счетчиком общего числа принятых символов.

Устройство работает следующим образом.

Перед началом работы первый 16.„ вторые 17„ -17, третий 18 и четвертый 19 счетчики устанавливаются в нулевое состояние за счет подачи на установочный вход соответствующего сигнала.

Двоичная последовательность из дискретного канала поступает через информационный вход на первый вход первого элемента 1 сравнения, где срав.нивается с эталонной последовательностью, вырабатываемой первым регисго безошибочного интервала. Цель до, стигается введением С 16-19, Д 20, элементов И 21, ЭЗ 22 и элемента ИЛИ

23. 1 ил.

Дополнительное к авт. св. ¹ 76046)тром 4 сдвига и подаваемой через первый сумматор 5 в цепи обратной связи на второй вход первого элемента 1 сравнения. С выхода первого элемента

S 1 сравнения ошиббчные символы через второй инвертор 7 поступают одновременно на счетный вход счетчика 8, на счетный вход счетчика 18, увеличивая

era состояние на единицу, и на вход элемента 22 задержки и на первые входы элементов И 21 -21..

К

Для исключения нулевого состояния регистра 4 сдвига, т. е. когда все его ра=-ряды равны нулю, выходы разрядов регистра подключены к входам дешифратора 6, с выхода которого сигнал, в случае нулевого состояния регистра 4 сдвига, подается на вход ус-. тановки первого разряда регистра 4 сдвига в единичное состояние °

Автоматическое устранение различия в фазе по циклу между поступающей из канала двоичной последовательностью и последовательностью, вырабатываемой регистром 4 сдвига,, происходит следующим образом. Это различие по фазе возникает либо в начале работы, либо при случайном сбое фазы в приемнике.

С выход,а первого элемента 1 сравнения

30 через второй инвертор 7 выходит последовательность импульсов, которая поступает на счетный вход двоичного счетчика 8 и подсчитывается им. Одновременно двоичная последовательЗ5 ность из дискретного канала. поступает на вход второго регистра 3 сдвига . с вторым сумматором 10 в цепи обратной связи, выход которого подключен к входу второго элемента 2 сравнения, 40 и на второй вход второго элемента .2 сравнения.

С второго элемента 2 сравнения через первый инвертор 9 выходит после довательность импульсов, устанавлива4 ющих двоичный счетчик 8 в нулевое сос1246384

10 э

ВНИИПИ Заказ 4023/56 Ти аж 624 Подписное

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4 тояние до тех нор, пока из дискретного канала не придет f неискаженных двоичных символов (t — длина как первого, так и второго регистров сдвига).

После прихода Ококло 1. + 2п неискажен- ных символов из дискретного канала (n — емкость двоичного счетчика 8) сигнал с выхода двоичного счетчика 8 поступает на входы элементов 11-15 совпадения и переписывает содержимое разрядов второго регистра 3 сдвига в первый регистр 4 сдвига и тем самым сфазирует эталонную последовательность °

Таким образом, с выхода двоичного счетчика 8 выдаются моменты восстановления сбоя фазы.

Сдвиг первого 4 и второго 3 регистров сдвига осуществляется тактовыми импульсами, соответствующими каждому элементу двоичной последовательности и поступающими из дискретного канала .на вход тактбвой частоты. Тактовые сигналы поступают также на счетный вход четвертого счетчика 19 для под- 25 счета общего числа принятых символов и на счетный вход первого счетчика 16 подсчитывающего число неискаженных символов между двумя соседними ошибками в двоичной последовательности.

Сигналы с прямых выходов первого счетсчетчика 16 длины безошибочного интервала поступают на вторые входы элементов И 21 -21„ . Если произошла

1 ошибка в двоичной последовательности, 35 то сигнал ошибки с выхода второго инветора 7 подается на первые входы элементов И 21 †.21, тем самым разрешает прохождение сйгналов с выходов первого счетчика 16 на входы дешифра40 тора 20. Эти сигналы соответствуют длине очередного безошибочного интервала. Сброс первого счетчика 16 в нулевое состояние осуществляется задержанным в элементе 22 задержки на вре45 мя, необходимое для прохождения сигналов с выхода первого счетчика 16 на входы дешифратора 20, сигналом ошибки. На одном из выходов дешифратора

20, который соответствует разряду

50 длин, в который входит полученная длина безошибочного интервала, появляется сигнал, который поступает на счетный вход одного из вторых счетчиков 17 -17 и увеличивает его состояftf ние на единицу, Аналогично происходит работа устройства йри дальнейшем сравнении двоичной последовательности .из дискрет- . ного канала с эталонной последовательностью.

По полученным данным можно определить частоты ошибки дискретного канала связи и статистическую функцию распределения безошибочных интервалов.

Ф о р м у л а и з обретения

Устройство для измерения характеристик дискретного канала связи по авт, св. Ф 760463, о т л и ч а ю— щ е е с я тем, что, с целью повышения точности измерения, в него.введены первый, m — вторых, где m — число разрядов кодовой комбинации, третий и четвертый счетчики, дополнительный дешифратор, элементы И, элемент ИЛИ и элемент задержки, выход которого через элемент ИЛИ подключенк установочному входу первого счетчика, выходы которого через соответствующие элементы И подключены к соответствующим входам дешифратора, выходы кото — . рого подключены к первым входам соответствующих m-вторых. счетчиков, выходы которых являются первыми выходами устройства, а вторые входы соединены с установочными входами третьего и четвертого счетчиков, с другим входом элемента ИЛИ, который является установочным входом устройства, выход второго инвертора подключен к информационному входу третьего счетчика, к другим входам элементов И и входу элемента задержки, информационные входы первого и второго счетчиков соединены с тактовыми входами первого и второго. регистров сдвига и являются тактовыми входами устройства, выходы третьего и четвертого счетчиков являются соответственно вторыми и третьими выходами устройства.