Коммутатор

 

Изобретение относится к комму.- тационной технике и может быть использовано в системах поиска и обслуживания запросов. Цель изобретения - повышение быстродействия. Коммутатор содержит каналы 1.1, 1.2-1 .К ( N), блоки 2 коммутации, за- Ог . W ю 4 00 о 4 00 fuf. f

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (50 4 Н 03 К 17!ОО

1 фс1:(10Щ Я :;4

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

13, .;

«ьИБМ»1ЫК1 а.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ, (21) 3835668/18-21 (22) 03.01.85 (46) 30.07.86, Бюл. И- 28 (71) Ленинградский ордена Ленина политехнический институт им. M. И. Калинина (72) А. К. Березкин (53) 621.382(088 ° 8) (56) Авторское свидетельство СССР № 593311, кл. Н 03 К 17/00, .1974.

„„SU„„1248048 А 1

Авторское свидетельство СССР

¹ 962949, кл. С 09 Р 9/46, 23.02.81 . (54) КОММУТАТОР (57) Изобретение относится к комму.— тационной технике и может быть использовано в системах поиска и обслуживания запросов. Цель изобретения — повышение быстродействия. Ком-, мутатор содержит каналы 1.1, 1.2-1.К (K=1og< N), блоки 2 коммутации, за1248048

40 просные входы 4.1, 4.2-4.N и запросный выход 3 коммутатора, разрешающий вход 5 и разрешающие выходы 6.1, 6.2-6.М, информационные входы 7.1, 7,2-7.N адресные входы 8.1, 8.2-8.N, адресные выходы 9.1, 9.2-9.К, установочный вход 10 и управляющие вхоИзобретение относится к коммутационной технике, автоматике, вычислительной технике и может быть использовано в системах поиска и обслуживания запросов, а также для 5 установления информационной связи между множествами источников и при.емников информации.

Цель изобретения — повышение быстродействия эа счет уменьшения вре- 10 мени поиска сигнала запроса и установления связи входов коммутатора с выходом.

На фиг. 1 представлена схема коммутатора; на фиг. 2 — схема блока 15 коммутации.

Коммутатор содержит каналы 1.1, 1,2-1.K (К =(log N)), блоки 2 комму- тации, запросный выход 3 коммутатора, запросные входы 4.1, 4.2-4.N, разре- 2ц шающий вход 5, разрешающие выходы

6.1, 6.2-6.N, информационные. входы

7.1, 7.2-7.N адресные входы 8.1, 8.2-8.2 К коммутатора, адресные выходы 9.1, 9.2-9.2 К коммутатора, установочный вход 10, первый и второй управляющие входы 11.1 и 11.2, На фиг. 2 представлена схема блока коммутации, который содержит де шифратор 12, регистр 13, элементы

ИЛИ 14.1, 14. 2, 14.3, шифратор 1, первую группу элементов И 16.1-16 4, вторую группу элементов И 17.1-17.4, третью группу элементов И 18.1-18.4, установочные выходы 19, элементы

ЗАПРЕТ 20.1 и 20.2, элементы И 21, 35

22 и 23, запросный вход 24, запросный выход 25, запросные входы 26.126.4, информационные входы 27.1-27.4 запросные, выходы 28.1-28.4, информационный выход 29; адресные выходы

30.! и 30.2, первый управляющий вход 31, установочный вход 32, адды 11.1 и 11.2. Указанное на чертеже соединение входов и выходов коммутатора и предложенная конструкция блока 2 коммутации осуществляет поиск сигнала запроса и установление свя-зи входов коммутатора с выходом за минимальное время. 1 з.п. ф-лы. 2 ил. ресные входы 33.1 и 33.2, второй управляющий вход 34, причем информационный выход 29 является информационным выходом 35 коммутатора.

Запросные входы 4 соединены соответственно с запросными входами 26 блоков 2 коммутации канала 1.К, разрешающие выходы 6 коммутатора соединены соответственно с запросными выходами 28 блоков 2 коммутации канала 1.Ê, информационные входы 7.i соединены соответственно с информационными входами 27 блоков 2 коммутации канала 1.К, запросный выход

3 коммутатора соединен с запросным выходом 25 блока 2 коммутации канала 1.1, установочный вход 10, запросный выход 28, информационный вьгход 35 коммутатора соединены соответственно с установочным входом 32, запросным входом 24, информационным выходом 29 блока 2 коммутации канала 1,1, адресный вход 8,(2i-1) (8.2i) коммутатора соединен с адресными входами 33.1 (33.2) блока 2 коммутации канала 1.i, а адресный выход 9.(2i-1) (9.2i) коммутатора соединен с адресным выходом 30.1 (30.2) блока 2 коммутации канала

1.i, управляющий вход 11.1 (11.2) коммутатора соединен с управляющими входами 31 (34) блоков 2 коммутации.

В блоке 2 коммутации адресные входы 33 соединены соответственно с входами дешифратора 12, выходы которого соединены соответственно с разрядными входами регистра 13 и с установочными выходами 19, выходы разрядов регистра 13 соединены соответственно с первыми входами элементов И 16, 17 и 18, вторые входы элементов И 16 соединены соответственно с запросными входами 26, 248048 4

10 времени опроса и передачи сигнала запроса с запросных входов 4 на выход 3 как функции числа К каналов

1.1 и числа М запросных входов 26

25 в блок 2 коммутации. Пусть время опроса одного входа 26 в блоке 2 коммутации и передача сигнала зап" роса с входа 26 на выход 25 равно t ..

Тогда время поиска и передачи сигиа3Q ла запроса на выход 3 коммутатора в худшем случае составит Т=(МК+К) 1 (М+1) ()ogÄN)1. Ближайшее целое М, при котором эта функция достигает

Коммутатор работает следующим образом.

Подключение информационных входов

7.i к информационному выходу 35 коммутатора осуществляется как по 15 адресу входа, устанавливаемому на адресных входах 8, так и в результате нахождения сигнала запроса на соответствующем запросном входе 4.

Сигналы запроса, поступая на запросные входы 4 коммутатора от источников, опрашиваются и блоках 2 коммутации канала 1.К и передаются на их запросные выходы 25, причем в каждом блоке 2 коммутации канала

1,1 на запросные входы 26 которых поступил запросный сигнал, фиксируется вход, сигнал запроса с которо3 .1 запросные выходы 28 соединены соответственно с выходами элементов И 18 выходы которых соединены соответственно. с входами элемента ИЛИ 14.3, выход которого соединен с информационным выходом 29, запросный вход

24 соединен с третьими входами элементов И 17 и с вторым входом элемента И 21, выходы элементов И 16 соединены соответственно. с входами элемента ИЛИ 14.1, входами элемента

ИЛИ 14.2 и с входами шифратора 15, выходы которого соединены с вторыми входами элементов И 22 и 23 соответственно, выход элемента ИЛИ 14.1 соединен с вторыми входами элементов

И 17 и с вторыми входами элементов

И 18, а также с вторым запрещающим входом элемента ЗАПРЕТ 20.2, выход которого соединен с управляющим входом регистра 13, выход элемента ИЛИ

14.2 соединен с запросным выходом 25

;установочный вход 32 соединен с вхо дом элемента ЗАПРЕТ 20.1, выход которого соединен с управляющим входом дешифратора 12, первым запрещающим входом элемента ЗАПРЕТ 20.2 и с соответствующим входом элемента

ИЛИ 14.1, управляющий вход 34 соединен с запрещающим входом элемента

ЗАПРЕТ 20.1 и с соответствующим входом элемента И 21, выход которого соединен с первыми входами элеь . нтов И 22 и 23, выходы которых соединены соответственно с адресными выходами 30.1 и 30.2, управляющий вход 31 соединен с входом элемента

ЗАПРЕТ 20.2, установочный вход 32 соединен с прямым входом элемента

ЗАПРЕТ 20.1.

ro передан на запросный выход 25.

В следующем канаде 1. (К-1) каждый блок 2 коммутации также опрашивает запросные входы 26, которые связаны с запросными выходами 25 соответствующих блоков 2 коммутации канала

1.К. Таким образом, число блоков 2 коммутации, осуществляющих опрос и выбор сигналов запроса в каждом последующем канале, уменьшается в 4 раза, что соответствует наличию

К= (log Nj каналов в коммутаторе, причем с выхода 25 блока 2 коммутации канала 1.1 сигнал запроса поступит на запросный выход 3 коммутатора, Поиск и передача поступившего на любой из запросных входов 4 коммутатора сигнала запроса на выход 3 будет осуществляться за минимальное время. Это следует из рассмотрения минимума, равно 4. Учитывая, что среднее время поиска и обнаружения

М сигнала запроса равно Т=(- К+К), 2 то минимальное среднее время Т достигается также при М=4.

Опрос запросных входов 26 в блоках 2 коммутации осуществляется под управлением синхроимпульсов, поступающих на вход 11.2 коммутатора и далее на входы 31 блоков 2 коммутаЦиив

По сигналу на входе 11.1 осуществляется выдача на адресные выходы 9 коммутатора кода номера запросного входа 4, сигнал с которого передан на выход 3 коммутатора. При отсутствии сигнала на входе 11.1 воспринимается сигнал на установочном входе 10.9, в результате чего, при единичном значении сигнала на входе 10.0, код адреса на входах 8 обеспечит подключение соответствующего запросного входа 4 к выходу 3.

В канале l,l сигнал установки с

1248048 входа 10.0 коммутатора пройдет на вход 32 блока 2 коммутации первого канала и далее на один из установочных выходов 19, определяемый разрядами адреса, поступившими на два первых адресных входа 8.1 и 8.2..

Во втором канале 1.2 установочный сигнал пройдет на один из выходов

19 блока 2 коммутации, который соответствует выходу 19 блока 2 коммутации канала 1.1, куда поступил сигнал установки. Таким образом в каждом канале 1 сигнал установки будет поступать только на вход 32 одного блока 2 коммутации и передаваться на один его выход 19, определяемый значением двух адресных входов 8, соответствующих этому каналу. В результате прохождения всех каналов 1 сигнал установки в соответствии с кодом адреса на входах 8 обеспечит путь прохождения сигналов. .с входа 4, соответствующего коду адреса на входах 8, на выход 3 коммутатора. Одновременно устанавливается путь прохождения. сигналов с информационного входа 7.i, соответствующего адресу на входах 8, на информационный вход 35 коммутатора, а также путь прохождения сигналов с входа 5 на выход б, соответствующий адресу на входах 8. Сигнал запроса на входе 4 обеспечивает удержание связи между соответствующими выходом 6, входом 7 и входом 5, выходом 35, как и в случае опроса сигналов запроса на входах 4 и передачи его на выход 3.

Блок 2 коммутации по синхросигналам на входе 31 осуществляет onрос запросных входов 26 путем последовательного сдвига но кольцу в регистре 13 одного единичного значения разряда. Так как выходы разрядов регистра 13 связаны с входами элементов И 16, то при наличии сигналов запроса на входах 26, один из них пройдет, на выход одного элемента

И 16 и далее на выход элемента

ИЛИ 14 и далее на запрещающий вход элемента 3AIIPET 20.2, что приведет к прекращению сдвига и фиксации положения единичного разряда регистра 13. Кроме того, сигнал с выхода элемента ИЛИ 14.1 откроет по одному входу элементов И 17 и элементов

И 18, а так как по другим входам эти элементы связаны с выходами разрядов регистра 13, то с запросного входа 24 сигнал будет передаваться на соответствующий выход 28, а на. выход 29 сигнал будет переда ваться с соответствующего входа 27.

Одновременно сигнал запроса поступит на запросный выход 25, При наличии установочного сигнала на входе 32 и отсутствии сигнала на управляющем !

О входе 34 разряды регистра 13 устанавливаются в соответствии с кодом на адресных входах 33.1 и 33.2. Одновременно установочный сигнал проходит на соответствующий выход 19. !

Так как сдвиг регистра при этом не осуществляется, то происходит фиксированное подключение запросного входа, который соответствует коду на входах 33., к выходу 25, а также вхо20 б да 27 к выходу 29 и,входа 24 к соответствующему выходу 28. По запросному сигналу на входе 24 и наличии. управляющего сигнала на входе 34

2 на выходы 30 поступает код адреса одного из четырех входов 26, сигнал запроса с которого найден путем опроса на.элементе И 16. Элементы

И 22, 23 являются согласующими, т.е.

30 позволяют объединять выходы по схеме проводного ИЛИ.

Таким образом, коммутатор имеет более высокое быстродействие, так как осуществляет поиск сигнала запроса и установление связи входов коммутатора с выходом за минимальное время, а именно за время Т =

=5 (1og N)i.

Формула изобретения

1. Коммутатор, содержащий Н запросных входов, каналы, каждый из которых включает блоки коммутации, причем второй и третий запросные входы каждого блока коммутации каждого i-го канала, кроме последнего, соединены с первыми запросными выходами соответствующих блоков коммутации (i+1)-го канала, а второй и третий запросные входы блоков коммутации последнего канала соединены соответственно с соответствующими запросными входами коммутатора, второй и третий запросные выходы каждого блока коммутации каждого i-го канала, кроме последнего, соединень; с первыми запросными входами соответствующих блоков коммутации

1248048 (i+1)-ro канала, второй и третий запросные выходы блоков коммутации последнего канала соединены с соответствующими разрешающими выходами коммутатора, о т л и ч а ю щ и й— с я тем, что, с целью повышения быстродействия, четвертый и пятый запросные входы каждого блока коммутации каждого i-ro канала, где

i=l 2,3-()og4N) ((х) — ближайшее большее целое к х), кроме последнего, соединены с первыми запросными выходами соответствующих блоков коммутации (i+1)-ro канала, а четвертый и пятый запросные входы блоков коммутации последнего канала соединены соответственно с соответствующими запросными входами коммутатора, четвертый и пятый запросные выходы каждого блока коммутации каждого i-го канала, кроме последнего, соединены соответственно с первыми запросными входами соответствующих блоков коымутации (i+1)-ãî канала, четвертый и пятый запросные выходы блоков коммутации последнего канала соединены соответственно с соответствующими разрешающими выходами коммутатора, первый, второй, третий и четвертый установочные выходы каждого блока коммутации i-ro канала, кроме последнего, соединены с установочными входами соответствующих блоков коммутации (i+1)-го канала, первый, второй, третий и четвертый информационные входы каждого блока коммутации i-го канала, кроме последнего, соединены соответственно с информационными выходами соответствующих блоков коммутации (11)-го канала, а для последнего канала — с соответствующими информационными входами коммутатора, разрешающий вход коммутатора, информационный выход коммутатора, вход установки коммутатора соединены соответственно с первым запросным выходом, первым запросным входом, информационным выходом, входом установки блока коммутации первого канала, а вторые адресные входы блоков коммутации каждого i-го канала соединены с (2i-1)-м адресным входом коммутатора, первые адресные выходы блоков коммутации каждого

i"ro канала соединены с 2i-м адресным выходом коммутатора, первые адресные входы коммутатора каждого i-го кана-, ла соединены с 2i-м адресным входом коммутатора, вторые адресные выходы блоков коммутапии соединены с (2i— 1) -м адресным выходом коммутатора, первые управляющие входы блоков ком5 мутации соединены с первым управляющим входом коммутатора, вторые управляющие входы блоков коммутации соединены с вторым управляющим входом коммутатора.

2. Коммутатор по п. I о т л и— ч а ю шийся тем, что блок коммутации содержит первую, вторую и третью группы элементов И, первый, 15 второй и третий элементы ИЛИ, регистр, дешифратор, шифратор, первый и второй элементы ЗАПРЕТ, первый, второй и третий элементы И, причем первый и второй адресные входы блока комму20 тации соединены соответственно с входами дешифратора, выходы которого соединены соответственно с входами разрядов регистра и с установочными выходами блока коммутации, выходы разрядов регистра соединены соответственно с первыми входами первой, второй и третьей группы элементов И, второй, третий, четвертый и пятый запросные входы блока коммутации соединены соответственно с вторыми входами элементов И первой группы, выходы которых соединены соответственно с входами первого и второго элементов ИЛИ и с входами шифратора, .второй, третий, четвертый и пятый

35 запросные выходы блока коммутации соединены соответственно с выходами элементов И второй группы, вторые входы которых соединены с первым запросным входом блока коммутации, 40 а третьи входы соединены с выходом первого элемента ИЛИ и с вторым запрещающим входом второго элемента

ЗАПРЕТ, информационные входы блока коммутации соединены соответственно

45 с вторыми входами элементов И третьей группы, третьи входы которых соединены с выходом первого элемента

ИЛИ, а выходы соединены соответственно с входами третьего элемента ИЛИ, 50 выход которого соединен с информационным выходом блока коммутации, выход второго элемента ИЛИ соединен с первым запросным выходом блока коммутации, выходы шифратора соединены соответственно с первыми входами второго и третьего элементов И, выходы которых соединены соответственно с адресными выходами блока ком"

1248048

Фиг. Я

ВНИИПИ Заказ 4141/58 Тираж 816

Подписное

Произв.-полигр. пр-тие; г. Ужгород, ул. Проектная ° 4 мутации, вторые входы второго и третьего элементов И соединены с выходом первого элемента И, первый вход которого соединен с первым управляющим входом блока коммутации и с запрещающим входом первого элемента ЗАПРЕТ, выход которого соединен с управляющим входом дешифратора, с первым запрещающим входом второго элемента

ЗАПРЕТ и с соответствующим входом первого элемента ИЛИ, выход второго элемента ЗАПРЕТ соединен с управляющим входом регистра, второй управ5 ляющий вход блока коммутации соединен с прямым входом второго элемента ЗАПРЕТ, установочный вход блока коммутации соединен с прямым входом первого элементаЗАПРЕТ,а второйвход

1О первого элементаИ соединен с первым запросньм,входом блока коммутации..