Устройство прерывания
Изобретение относится к области вычислительной техники и может быть использовано в системах обработки информации с большим числом равнозначньпс внешних устройств. Данное изобретение решает задачу повышения производительности устройства при обработке информации, поступающей от множества равнозначных быстродействующих внешних устройств. Система прерывания включает в себя двоичный счетчик, дешифратор, отдельные триггеры запросов прерываний, регистры приоритетов, сумматор и элементы комбинационной логики (И, ИЛИ, НЕ. Двоичный счетчик циклически опрашивает линии прерьшаний от внешних устройств и соответствующие им линии приорите та. Если на опрашиваемой линии имеется запрос на прерывание и его приоритет на данный момент оказывается больше приоритета процессора, счетчик останавливается и происходит прерьтание процессора. После окончания процедуры прерывания счетчик вновь продолжает считать,, что дает возможность новому запросу на прерьтвание, имеющему высокий приоритет, вызвать прерывание процессора. Каждый раз, когда счетчик останавливается и происходит прерьшание, код на выходах разрядов счетчика указьшает адрес прерывания . 1 ил. (Л N Nf; СП
СОЮЗ СОВЕТСКИХ
СОЦИАЛ ИСТИЧЕСНИХ
РЕСПУБЛИК
„„SU„„124951 (ду 4 G 06 F 9/46
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К А BTOPCHOIVIY СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3851543/24-24 (22) 29.01.85 (46) 07.08.86. Бюл. № 29 (72) В.Н.Лаут и В.М.Фельдман (53) 621.325(088.8) (56) Балашов F.П., Пузанков Д.В.
Микропроцессоры и микропроцессорные системы. M. Рацио и связь, 1981, с. 155-15 8.
Стары Я. Микропроцессорные системы, Сборник. M.: Энергоиздат, 1981, с.153-154. .(54) УСТРОЙСТВО ПРЕРЫВАНИЯ (57) Изобретение относится к области вычислительной техники и может быть использовано в системах обработки информации с большим числом равнозначных внешних устройств. Данное изобретение решает задачу повышения производительности устройства при обработке информации, поступающей от множества равнозначных быстродействующих внешних устройств. Система прерывания включает в себя двоичный счетчик, дешифратор, отдельные триггеры запросов прерываний, регистры приоритетов, сумматор и элементы ком-. бинационной логики (И, ИЛИ, НЕ). Двоичный счетчик циклически опрашивает линии прерываний от внешних устройств и соответствующие им линии приоритета. Если на опрашиваемой линии имеется запрос на прерывание и его приоритет на данный момент оказывается больше приоритета процессора, счетчик останавливается и происходит прерывание процессора. После окончания процедуры прерывания счетчик вновь продолжает считать,.что дает возможность новому запросу на прерывание, имеющему высокий приоритет, вызвать прерывание процессора. Каждый раз, когда счетчик останавливается и происходит прерывание, код на выходах разрядов счетчика указывает адрес прерывания ° 1 ил! 124951
Изобретение относится к области вычислительной техники и может быть использовано н системах обработки информации, поступающей от большого числа быстродействующих внешних устроНсТВ, а также в системах управления объектами в реальном масштабе времени.
Целью изобретения является расширение функциональных воэможностей 16 устройства за счет органиэации многоуровневой системы прерывания.
На чертеже представлена структурная схема устройства прерывания.
Устройство содержит счетчик 1 пре- И рываний, дешифратор 2, элементы И
3 группы, элемент И 4, элемент ИЛИ
5, триггер 6 обобщенного запроса прерывания, триггера 7 запроса преры. вания группы, И групп по М элементов 20
И 8, элементы ИЛИ 9 группы, элемент
ИЛИ 10, элементы ИЛИ-HE 1 1 группы, первый регистр 12, второй .регистр 13, сумматор 14, элемент НЕ 15, элемент
И-HE 16, тактовый вход 17, вход 18 сброса счетчика, входы 19 запроса прерывания устройства, выходы 20 адреса прерывания устройства, входы
21. 1-21.N приоритета прерывания, выход 22 обобщенного запроса прерыва- ЗО ния, вход 23 сброса прерывания, вхо-ды 24 приоритета процессора. !
Устройство прерывания работает следующим образом.
Первоначально, когда ни одно из внешних устройств не работает, все входы 19 запроса прерывания имеют нулевой потенциал. Это приводит .к установке всех триггеров 7 группы в состояние " 1". Двоичный счетчик 1 прерываний, предварительно обнуленный сигналом, поступившим по входу 18 сброса счетчика, перечитывает импульсы, поступающие, например от таймера, на тактовый вход 17 устройства. Триггер 6 находится в состоянии "0" и поэтому разрешает проходить импульсам со входа 17 через элемент И 4 на счетный вход двоичного счетчика 1.
Те же импульсы с выхода элемента И 4 @ через элемент ИЛИ 10 поступают на стробирующие входы первого 12 и второго 13 регистров, обеспечивая занесение в регистры информации, поступающей на их входы. Я
Во второй регистр 13 s момент его стробирования заносится М-разрядный приоритет процессора, точнее приори7 2 тет той программы, которая в данный момент выполняется процессором. Этот приоритет сравнивается в сумматоре
14 с кодом, находящимся в первом регистре 12. В первый регистр 12 в момент стробирования заносятся через группы элементов И 8 и группу элементов ИЛИ 9 трехразрядные приоритеты внешних устройств. Приоритеты внешних устройств устанавливаются им программно при пуске и могут быть либо меньше, либо больше текущего приоритета процессора. Если в очередной момент стробирования первого
12 и второго 13 регистров код в первом регистре 12 оказывается больше кода во втором регистра 13, на выходе переноса из первого (старшего) разряда сумматора появляется сиг-.-. нал "1"
Сигналы с выходов дешифратора 2,. управляемого двоичным счетчиком 1 прерываний, поочередно стробируют элементы И 3 группы и элементы И 8 ,групп. Если запросы на прерывание от внешних устройств не поступают, система работает циклически и после формирования сигнала с N-го выхода дешифратора 2 вновь появляется сигнал на первом выходе дешифратора 2. Поскольку все триггеры 7 группы находятся в состоянии "1", схемы И 3 группы подготовлены к приему сигналов запроса прерывания от внешних устройств.
При возникновении запроса на прерывание от какого-либо внешнего устройства, либо от нескольких внешних устройств сразу, на соответствующих этим внешним устройствам входах запроса 19 прерывания появляются положительные (единичные) потенциалы. Эти потенциалы не изменяют состояние триггеров 7 группы, так как эти триггеры срабатывают от нулевого потенциала, но в то же время вызывают появление уровня "1" на выходе соответствующих элементов И 3 группы в момент их стробирования сигналами r выходов дешифратора 2. Сигнал "1" с выхода элемента И 3 группы поступает через элемент ИЛИ 5 на вход элемента
И-НЕ 16. Если в этот момент на выходе переноса из старшего разряда сумматора появляется сигнал "1", он поступает на второй вход элемента И-НЕ 16, что, в свою очередь, вызывает появление сигнала "0" на его выходе, а это, в свою очередь, приводит к установке
3 12 триггера 6 обобщенного запроса прерывания в состояние " 1". Такая ситуация означает, что запрос на прерывание, поступивший от внешнего устройства, имеет приоритет больше, чем у процессора.
Установка триггера 6 в состояние
"1" приводит, с одной стороны, к появлению сигнала на выходе 22 обобщенного запроса прерывания, а, с другой стороны, к запрету прохождения импульсов со входа 17 через элемент И 4 на двоичный счетчик 1 прерываний.
Счетчик 1 прерываний останавливается, и на его выходах фиксируется код адреса прерывания, соответствующий номеру внешнего устройства, вызвавшего прерывание. Обобщенный запрос на прерывание, поступив в процессор, вызовет переход .к процедуре обработки .прерывания. После выполнения данной процедуры в устройство прерывания поступит сигнал 23 сброса прерывания (уровнем "0") ° Этот сигнал вызовет появление на инверсном выходе триггера 6 уровня " 1" и, кроме того, поступит через элемент НЕ 15 на элементы И-НЕ 11 группы. В результате на выходе одной из схем И 11 группы, а именно на той, которая соответствует внешнему устройству, вызвавшему прерывание, появится сигнал с уровнем
"О". Данный сигнал установит соответ1ствующий триггер 7 группы в состояние
"0", что, в конечном счете, приведет к исчезновению сигнала уровнем "1" на одном иэ входов элемента И 16.
Таким образом триггер 6 окончательно установится в состояние "0", что вызовет исчезновение обобщающего запроса на прерывание на выходе 22 устройства.
Формула изобретения
Устройство прерывания, содержащее k-разрядный счетчик прерывания, где К = 2, à N — количество входов запроса прерывания, дешифратор, группу иэ N элементов И, элемент И, элемент ИЛИ и триггер обобщенного запроса прерывания, причем выходы счетчика прерывания соединены с соответствующими входами дешифратора и являются выходами адреса прерывания устройства, выходы дешнфратора соединены с первыми входами соответствующих элементов И группы, вторые вхо49517
f5
55 ды элементов И группы являются входами запроса прерывания устройства, выходы элементов И группы соединены с входами элемента ИЛИ, инверсный выход триггера обобщенного запрося прерывания соединен с первым входом элемента И, второй вход которого является тактовым входом устройства, а выход соединен с счетным входом счетчика прерывания, прямой вход триггера обощенного запроса прерывания является выходом обобщенного запроса прерывания устройства, а вход сброса прерывания устройства соединен с входом установки в "0" триггера обобщенного запроса прерывания, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных воэможностей устройства за счет органиэации многоуровневой системы прерывания, оно дополнительно содержит группу триггеров запроса прерывания, N дополнительных групп из И элементов, где М вЂ” количество уровней прерывания, группу из М элементов ИЛИ, второй элемент ИЛИ, группу из N элементов И-НЕ, первый и второй регистры, сумматор, элемент HE u элемент И-НЕ, причем третьи входы элементов И группы соединены с прямыми выходами соответствующих триггеров запроса прерывания группы, а входы установки в "1" триггеров запроса прерывания группы соединены с соответствующими входами запроса прерывания устройства, i-й (i = 1...
N) выход дешифратора соединен с управляющими входами элементов И i-й дополнительной группы и информационным входом i-ro элемента И-HE группы, информационные входы элементов
ИэИ дополнительных групп являются входами приоритета устройства, а выходы соединены с входами соответствующих элементов ИЛИ группы, выходы которых соединены с соответствующими информационными входами первого регистра, выходы которого соединены с соответствующими входами первой группы сумматора, входы второй группы которого соединены с соответствующими инверсными выходами второго регистра, информационные входы которого являются входами приоритета устройства, выход переноса из старшего разряда сумматора соединен с первым входом элемента И-НЕ, второй вход которого соединен с выходом элемента ИЛИ, 1249517
Составитель М.Сорочан
Редактор Н.Егорова Техред О.Гортвай Корректор Л.Пилипенко
Заказ 4326/50 Тираж 671 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, K-35, Раушская наб., д. 4/5
Произвопственно-полиграфическ« pe pH " e,, r.ужгород, ул.Проектная, 4 а выход соединен. с входом установки в " 1" триггера обобщенного запроса прерывания, вход сброса прерывания устройства соединен с входом элемента
НЕ, выход которого соединен с управляющими входами элементов И-НЕ группы, выходы которых соединены с входами установки в "0" соответствующих триггеров запроса прерывания группы, первый вход элемента H!IH соединен с входом сброса счетчика прерывания, а второй вход соединен с информационным входом счетчика прерывания, выход элемента ИЛИ соединен с управляющими входами первого и второго регистров.
