Буферное запоминающее устройство

 

Изобретение относится к запоминаю щим устройствам и может быть использовано в качестве буферного запоминающего устройства при построении устройств обмена Цель изобретения - расширение области применения устройства за счет вьщачи информации через определенные интервалы времени. Устройство содержит блок памяти с информационными входами, регистр сдвига с информационными выходами, счетчик адреса, входы управления, вычитающий счетчик, регистр, элемент ИЛИ, блок синхронизации, управляющие выходы. Устройство работает в режиме записи, в режиме чтения при его использовании в цепи активный источник - пассивный приемник информации . При использовании устройства в системе с активным приемником и активным передатчиком все слова, записьгоаемые в блок памяти, должны содержать разряды и и в последнем слове , 2 ил. С/) ГС iJlai СП СХ) 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

49583 А1 (19) (11) ц11 4 G 06 F 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCKOMY СВИДЕТЕЛЬСТВУ

Ф©

4 в

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

-ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3822693/24-24 (22) 07.12.84 (46) 07,08.86. Бюл. II 29 (72) В.С.Лупиков, В.В.Богданов и С.С.Спиваков (53) 681.327 (088.8) (56) Авторское свидетельство СССР

В 881722е кл. С 06 Р 3/04, 1981.

Патент США Ф 3992699, кл. С 11 С 19/00 опублик. 1976. (54) БУФЕРНОЕ ЗАПОИИНА10ЩЕЕ УСТРОИСТВО (57) Изобретение относится к запоминаю щим устройствам и может быть использовано в качестве буферного запоминающего устройства при построении устройств обмена. Цель изобретения— г расширение области применения устройо ства за счет выдачи информации через определенные интервалы времени. Устройство содержит блок памяти с информационными входами, регистр сдвига с информационными выходами, счетчик адреса, входы управления, вычитающий счетчик, регистр, элемент

ИЛИ, блок синхронизации, управляющие выходы. Устройство работает в режиме записи, в режиме чтения при его использовании в цепи "активный" источник — "пассивный приемник информации. При использовании устройства в системе с активным" приемником и

"активным" передатчиком все слова, записываемые в блок памяти, должны содержать разряды К2=1 и КЗ=! и в последнем слове KI=O, 2 ил.

1 12495 2

Изобретение относится к запоминающим устройствам и может быть использовано в качестве буферного запоминающего устройства (БЗУ) при построении .устройства обмена.

Цель изобретения — расширение области применения устройства за счет выдачи информации через определенные интервалы времени.

На фиг. ) приведена структурная схема устройства; на фиг.2 — структурная схема блока синхронизации.

Устройство содержит блок ) памяти с информационными входами 2, регистр 3 сдвига с информационными выходами 4, счетчик 5 адреса, первый б и второй 7 входы управления, вычитающий счетчик 8, регистр 9, элемент

ИЛИ 10 синхронизации, третий вход

12 управления, первыи 13 и второй 14 Э управляющие выходы.

Блок ll синхронизации содержит первый 15, второй 16, третий 17 и четвертый 18 триггеры, генератор 19 синхроимпульсов, формирователь 20, элемент И-ИПИ-НЕ 21, первый 22, второй 23 и третий 24 элементы И, элемент ИЛИ-НЕ 25, элемент HE 26, элемент 27 задержки, первый 28, второй 29, третий 30, четвертый 31, пятый 32 и шестой 33 входы, первый

34, второй 35, третий 36, четвертый

37 и пятый ЗВ выходы.

Устройство работает следующим образом.

Перед началом работы сигналом на входе 7 устанавливаются в нулевые состояния счетчик 5 адреса и триггеры 15 — 17 блока )l синхронизации, а триггер 18 блока 1) синхронизации устанавливается в единичное состояние.

В режиме записи на информационные входы 2 устройства последовательно поступают информационные слова в сопровождении сигнала на первом ут)равляющем входе 6 устройства, который осуществляет запись информационного слова в блок 1 памяти по адресу, сформированному на счетчике

5 адреса. Задним фронтом сигнала на первом входе 6 управления устройства производится модификация содер жимого счетчика 5 адреса, т.е. к

его содержимому добавляется "единица". Каждое информационное слово, записываемое в блок 1 памяти, содержит 1). + 3 разряда.

l5

83

Первые три разряда К), К2 и КЗ слова (управляющая часть его) содержит код операции, выполняемой

БЗУ, Разряд Кl содержит признак конца чтения, K)=0 в последнем слове блока данных, записываемого в блок 1 памяти. Разряд К2=0 определяет блокировку передачи приемнику информации считанных из блока 1 памяти данных. Разряд КЗ является идентификатором содержимого разрядов К4 — К ь + 3 информационного слова. Если K3=1 то при выполнении операции чтения в разрядах К4—

К + 3 содержится слово, подлежащее выдаче приемнику. Если КЗ=О, то при выполнении операции,в разрядах К4—

Кя, + 3 содержится код количества разрядных сдвигов, выполняемых в регистре 3 сдвига при согласовании форматов данных или код временной задержки передачи следующего информационного слова приемнику.

По окончании записи в блок 1 памяти сигналом на входе 7 устройства счетчик 5 адреса сбрасывается в нулевое состояние.

Режим чтения начинается с приходом сигнала на входе 12 управления устройства. Работу БЗУ в режиме чтения целесообразно рассматривать применительно к конкретной области его использования.

Рассмотрим работу устройства в режиме чтения при его использовании в цепи активный" источник — "пассив. ныйп приемник информации. Пусть, например, в режиме записи в блок 1 памяти по последовательно возрастающим адресам, начиная с нулевого был записан информационный массив, представленный в таблице.

В режиме чтения сигнал на входе

12 управления через первый вход 28 и элемент ИЛИ-НЕ 25 блока 11 синхронизации осуществляет запись первого информационного слова, записанного в блоке 1 памяти по адресу 000, в регистр 9(разряды Kl — КЗ) и в вычитающий счетчик 8 (разряды К4 — К11)

Задним фронтом сигнала на выходе элемента ИЛИ-НЕ 25 устанавливается в единичное состояние триггер 15, что обеспечивает установку в единичное состояние триггера !6 с приходом положительного перепада сигнала от генератора 19 синхроимпульсов. Установка в единичное состояние триггера )6 вызывает появление сигнала временной задержки между выдачей двух последовательных слов приемнику. Код (двоичный) требуемой задержки содержится в разрядах К4 — Kll информационного слова и записывается в вычитающий счетчик 8, Блок 11 синхронизации при обработ. ке второго слова работает аналогично описанному, за исключением того, что сброс триггера,, 15 вызывается сигналом заема вычитающего счетчика

8, поступающего на вход 33 блока ll синхронизации. Выходной сигнал формирователя 20 обеспечивает модификацию содержимого счетчика 5 адреса и через элемент 27 задержки третий пуск устройства в режиме чтения, в котором выдается приемнику информационное слово 00011010 с сигналом сопровождения на первом управляющем выходе 13 устройства. Управляющее слово, записанное по адресу Oll блока 1 памяти, обеспечивает временную задержку в 128 тактов генератора 19 синхроимпульсов между выдачей второго и третьего информационных слов.

После выдачи приемнику третьего информационного слова 11110000, по сбросу триггера 16 и нри наличии

KI=0 (низкий уровень сигнала на входе 30 блока 11 синхронизации), который поступает на D-вход триггера 18, последний устанавливается в нулевое состояние, и на втором управляющем выходе 14 устройства появляется высокий уровень сигнала, который свидетельствует об окончании режима чтения.

При использовании устройства в системе .с активным .приемником и

"активным" передатчиком все слова, записываемые в блок 1 памяти, должны содержать разряды K2=1 и К3=1 и в последнем слове КI=О. При этом зап росы на чтение информации должны подаваться на управляющий вход 12 устройства.

БЗУ при его использовании для преобразования форматов данных рабо" тают аналогично описанному, за исключением- того, что в вычитающий счетчик 8 записывается не код временной задержки, а код требуемого количества разрядных сдвигов данных в регистре 3 сдвига. Так, например, при согласовании формата данных источника N разрядов с форматом приемника в P разрядов (N > P), управ3 1249583 4 на выходе элемента И 24, т.е. на третьем выходе 36 блока ll синхронизации, который обеспечивает запись в регистр 3 сдвига К4 — Kll разрядов первого информационного слова блока

1 памяти, так как значение разряда

КЗ=! задает для регистра 3 сдвига режим записи данных по информационным входам.

Выходные сигналы регистра 3 сдви- g га поступают на информационные выходы 4 устройства в сопровождении

I сигнала на первом выходе 34 блока 11 синхронизации. Сигнал на выходе элемента И 23 формируется при условии

K2=1 и по времени задержан на половйну такта генератора 19 синхроимпульсов относительно сигнала на третьем выходе 36 блока 11 синхронизации. Сигнал на первом выходе 34 блока 11 синхронизации является сигналом сопровождения информации, в данном случае 10111011 присутствующей на информационных выходах 4 устройства. Таким образом приемнику выдается первое слово данных.

Единичный уровень сигнала триггера 16 и условие K3=1 (высокий уровень сигнала на пятом входе 32 блока

11 синхронизации) приводит к сраба30 тыванию элемента И-ИЛИ-НЕ 21, выходной сигнал которого устанавливает триггер 15, а затем и триггер 16 в нулевое состояние. При этом на выходе элемента И 22 появляется вы,сокий уровень сигнала, так как ус.ловие Kl=l (высокий уровень на.входе 30 блока 11 синхронизации), по которому формирователь 20 формирует сигнал, поступающий на пятый выход

38 блока ll синхронизации, и кото40 рый через элемент ИЛИ 10 модифицирует содержимое счетчика 5 адреса, т.е. к его содержимому добавляется единица.

Выходной сигнал формирователя 20 4 задержанный на элементе 27 задерж1 ки, поступает на вход элемента

ИЛИ-НЕ 25 и вызывает запись и вычитающий счетчик 8 и регистр 9 второго информационного слова, записанного в блоке 1 памяти по адресу 001.

Во втором слове разряд К2=0, что приводит к блокировке элемента И 23 следовательно, при работе с этим словом выдача импульсов сопровождения приемнику производиться не бу- . дет. Второе слово в данном случае предназначено для задания режима!

249583 обеспечивающий сдвиг данных в регистре 3 сдвига на 1 разряд; управляющая часть 4 слова: Кl=l, К2 0, КЗ=О и

5 код, обеспечивающий сдвиг данных в регистре 3 сдвига на Р-1 разряд; управляющая часть 5 слова: Kl=l

К2=1, К3=0, код, обеспечивающий сдвиг данных в регистре 4 на 1 разряд, и т.д.

Разряды информационного слова

Адрес ячейки блока

К1 К2 КЗ К4 К5 Кб К7 К8 К9 К10 Kl) памяти! 1. 1 О 1 1 О 1 1

О 0 О. О О О 1 1 1 1

000

001 1

010 1

011 1

100 О

1 1 О О О 1 1 0 1

О О 1 О О О О О О О

I 1 1 1 1 О О О О

Буферное запоминающее устройство, содержащее блок памяти, информационные входы которого являются информационными входами устройства, первым входом управления которого является вход управления блока памяти, счетчик адреса, первый вход которого яв35 ляется вторым управляющим входом устройства, выходы счетчика адреса подключены к адресным входам блока памяти, о т л и ч а ю щ е е с я тем, что, с целью расширения области при40 менения устройства за счет выдачи информации через определенные интервалы времени, в него введены регистр сднига, вычитающий счетчик, элемент

ИЛИ, регистр, блок синхронизации, 45 первый вход которого подключен к первому входу счетчика адреса, а второй вход является третьим управляющим

1 входом устройства, выход вычитающ."ro счетчика подключен к третьему

50 входу блока синхронизации, входы ляющие части слон, записываемых в блок l памяти, должны содержать следующие признаки: управляющая часть 1 слова: Kl-l, К2=1, K3-=1; управляющая часть 2 слова: Kl=! K2=0, КЗ=О и в разрядах К4 — К„ +3 код, обеспечивающий сдвиг данных в регистре 3 сдвига на P-1 разряд; управляющая часть

3 слова: Kl=l K2=1 КЗ=О и код, Формула изобретения ( группы которого соединены с выходами регистра, выходы первой группы блока памяти соединены с входами групп вычитающего счетчика и регистра сдвига, выходы которого являются информационными выходами -устройства, выходы второй группы блока памяти подключены к входам группы регистра, первый и второй выходы блока синхронизации являются управляющими выходами устройства, третий выход блока синхронизации подключен к первым входам регистра сдвига и вычитающего счетчика, четвертый выход блока синхронизации соединен с вторым входом вычитающего счетчика и входом .регистра, одни из выходов которого подключен к второму входу регистра сдвига, пятый выход блока синхронизации соединен с одним входом элемента ИЛИ, другой вход которого подключен к входу управления блока памяти, выход элемента ИЛИ соединен с вторым входом счетчика аДреса.

1249583

Составитель О. Кулаков

Редактор И. Дербак Техред 0. Гортвай Корректор М. Самборская

Заказ 4333/53 Тираж 67 1 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

ll3035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4