Коммутационная схема для стабилизации сетевого напряжения

 

Изобретение относится к области электротехники и предназначено ;цля стабилизации сетевого напряжения. Цель изобретения - повышение точности поддержания выходного напряжения и снижение стоимости. Дпя стабилизации сетевоТо напряжения изменяют коэффициент трансформации регулирующего трансформатора 10 изменением состояния электронной системы 9 коммутации . Электронная система 9 коммутации управляется сигналом, пропорциональным входному напряженшо с выхода ряда 1 входных компараторов. Сигнал, с выхода ряда 1 входных компараторов изменяется благодаря перемещению регистра 3 сдвига через действие сигнала, характеризующего пиковое значение выходного напряжения, за счет чего повышается точность поддерСО жания ВЫХОДНОГ0 напряжения, т.е. достигается поставленная цель. 3 з.п. ф-ды,. 4 .ид.. см

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н F1ATEHTY

° »\

»»

°

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3564996/24-07 .(22) 03.03.83 (31) 647/82 (32) 03.03.82 (33) HU (46) 30.09.86. Бюл, В 36 (71) Электроакустикай Дьяр (HU) (72) Томаш Фачади и Лайош Торньи (НЦ)

° (53) 621.314 ° 2(088.8) (56) Патент США М 3970918, . кл. G 05 F 1/14, 1972.

Патент США В 4011499, кл. С 05 F 1/14, 1973»; (54) КОММУТАЦИОННАЯ СХЕМА ДЛЯ СТАБИ ЛИЗАЦИИ СЕТЕВОГО НАПРЯЖЕНИЯ

{57) Изобретение относится к области электротехники и предназначено ) ля стабилизации сетевого напряжения.

„SU„„1261571 A 3 @4 С 05 F 1/14 Н 02 М 5/12

Цель изобретения — повышение точности поддержания выходного .напряжения и снижение стоимости. Для стабилизации сетевого напряжения изменяют коэффициент трансформации регулирующего трансформатора 10 изменением состояния электронной системы 9 коммутации. Электронная система 9 коммутации управляется сигналом, пропорциональным входному напряжению с выхода ряда 1 входных компараторов. Сигнал, с выхода ряда 1 входных компараторов изменяется благОдаря перемещению регистра 3 сдвиг а через действие сигнала, характеризующего пиковое значение выходного напряжения, за счет чего повьпйается точность поддержания выходного.напряжения, т.е. достигается поставленная цель. 3 s.n. ф-лы, 4,ил..

Изобретение относится к электротехнике, в частности предназначено для стабилизации сетевого напряжения.

Целью изобретения является повышение точности поддержания выходного 5 напряжения и снижение стоимости.

На фиг. 1 изображена блок-схема устройства; на фиг. 2 — диаграьз4а импульсов входа и выхода блока управления регистром; на фиг. 3 — блоксхема варианта выполнения устройства; на фиг. 4 - пример выполнения блока детектироваHHH перехода тока через нуль.

Как видно из фиг. 1, нестабилизированное входное напряжение U чеР рез соответствующий датчик напряжения (не показан), например омический делитель или трансформатор, подается на вход ряда 1 входных компараторов.

Ряд 1 входных компараторов, состоящий иэ и-1 входных компараторов, составлен предпочтительно из простых операционных усилителей, к общим инвертирующим входам которых подведено демпфированное входное напряжение

U, а к их неинвертирующим входам от источника опорного напряжения (не показан) через омический делитель — опорное напряжение U„ < (или наоборот).

Опорное напряжение U„e является стабилизировайным постоянным напряжением. Таким образом, выход каждого входного компаратора переключается д5 с уровня L на уровень Н, когда мгновенное значение входного напряжения

U< превышает уровень сравнения, установленный опорным напряжением U, g u омическим делителем, подключенным 4О к инвертирующим или неинвертирующим входам операционных усилителей.

Блок 2 управления регистром подает на тактовый вход СР регистра 3 сдвига импульс одновременно с каж- 45 дым, например положительным, пиковым значением входного напряжения U, в результате чего выходные напряжения ряда 1 входных компараторов через параллельные информационные вхо- 50 ды P, ..., Р „ „ вводятся в регистр

3 сдвига, когда появляется положительное пиковое значение входного напряжения U<. Двоичное число, содержащееся в регистре 3 сдвига, соответ- у ствует, таким образом, положитепвиому пиковому значению входного напряжения U . Чем больше это пиковое

71 2 значение, тем больше выходов ряда 1 входных компараторов подключается к уровню Н и тем больше разрядов регистра 3 сдвига заполняется уровнем Н..

Таким образом, введенное в регистр

3 сдвига двоичное число может принимать и значений, которые могут перемещаться между уровнем L соответствующим входному напряжению

UE,íå достигающему нижней границы, и уровнем Н ... Н, соответствующим входному напряжению UE, превьппающему верхнюю границу.

Двоичное число, введенное в регистр 3 сдвига, может изменяться благодаря перемещению регистра 3 сдвига год действием сигнала с выхода магазинной памяти 4, который характеризует пиковое значение выходного напряжения Цд. Выходное напряжение

U< устройства так же, как и входное напряжение UE, измеряется датчиком выходного напряжения (не показан) и детектируется двумя выходными компараторами 5, на другой вход которых подается напряжение источника опорного напряжения.

Цыходное напряжение выходных компараторов 5 ..одновременно с положительным пиковым значением выходного напряжения UA вводится в выходной регистр б, выполненный двубитовым, Ввод управляется фронтом импульса, появляющимся на одном выходе компаратора .7 пикового значения входного напряжения одновременно с положительным пиковым значением выходного напряжения Ц„..Это достигается благодаря тому, что положительные пики напряжений совпадают, поскольку сдвиг фаз между входным напряжением и выходным напряжением U> равен нулю. Уровень сравнения отдельных компараторов ряда 1 входных компараторов установлен таким образом, что содержимое выходного регистра 6 составляет LL, если пиковое значение выходного напряжения UA не достигает заданной нижней границы, при превышении верхней заданной границы содер-, жимое составляет НН и в согласованном диапазоне выходного напряжения

UA содержимое выходного регистра

6 составляет HL.

Содержимое выходного .регистра 6 декодируется магазинной памятью 4, выполненной предпочтительно на запоминающем устройстве с произвольной

1261571 выборкой информации. Его выход сове1шает переключение на Н, если к его входам прикладывается LL, выход остается неизменным, если на входы подается HL, и выход совершает перекюйочение íà L, если на входы подается НН. Когда выход магазинной памяти

4 подключен к Н, т.е. пиковое значение выходного напряжения Urr не достигает заданной нижней границы 10 или эта граница не достигается без перемещения регистра 3 сдвига, ре- . гистр 3 сдвига после ввода двоичного числа соответствующего пиковому знаУ

5, чению входного напряжения U E, пере- r5 мещается на один шаг. Если выход магазинной памяти 4 подключен к Н, то пиковое значение выходного напряжения U больше согласованной верхней границы или было бы больше в слу- 20 чае не произошедшего таким образом перемещения регистра 3 сдвига.

Если стабилизированное выходное напряжение U по каким-либо причинам, например вследствие повышения тока 25 нагрузки, неточности входных компараторов, не достигает заданной нижней границы, то это различие устраняется благодаря тому, что вследствие перемещения регистра 3 сдвига, информа- у» ция с которого через декодирующее устройство 8 передается на электронную систему 9 коммутации, регулирующий трансформатор 10 переключается на соседнюю позицию, вызывающую более высокое выходное напряжение Urr.

Этот режим работы обладает значительными преимуществами, так как изменение выходного напряжения U< вследствие изменений тока нагрузки может 40 достигать только одного значения в

4-6 В.

Содержимое регистра 3 сдвига декодируется в декодирующем блоке 8..

Декодирующий блок 8 представляет со- 45 бой составленную из логических переключающих элементов схему, содержаgyro n-1 входов и и выходов. Его входы управляются посредством записанного в регистре 3 сдвига двоичного числа, на основании которого усиливается один из его выходов. Усилен-. ный выход управляют электронным коммутирующим элементом, предпочтительно двунаправленным триодным тиристо- 55 ром, в электронной системе 9 коммутации, который подключает входное напряжение UE к соответствующему выводу регулирующего трансформатора 10.

Благодаря этому выходчое напряжение регулирующего трансформатора 10 и тем самым коммутационной схемы остается .всегда в согласованном режиме независимым от изменений входного напряжения и выходного тока Irr. Де- кодирующий блок 8 предпочтительно выполнен таким образом, чтобы только один выход оставался в активном режиме, когда на его вход вследствие какой-либо помехи направляется двоичное число. Это необходимо, поскольку иначе регулирующий трансформатор

10 при двух одновременно последовательно соединенных двунаправленных триодных тиристорах замыкается накоротко..

Регистр 3 сдвига управляется блоком 2 управления, который представляет собой схему с двумя входами и двумя выходами, составленную из логических коммутирующих элементов и моностабильных триггернах каскадов., На первый вход блока 2 управления регистром подается выходной сигнал с компаратора 7 пикового значения (Urr „, фиг. 2), возрастающий фронт импульса которого в моменты времени с, t и t совпадает с пиками входного напряжения UE. На другой вход блока 2 управления регистром подается напряжение с выхода магазинной памяти 4 (Urrb» <), которое в момент времени t< соответствует L, т.е. выходное напряжение Urr лежит в согласованном диапазоне. Поэтому в момент и в течение всего периода выход. блока 2 управления регистром, 1 соединенный с входом S регистра 3 сдвига (U ), соответствует Н. Вследствие возрастающего фронта импульса (U,p ), появляющегося в момент времени tr на выходе блока 2 управления регистром, соединенном с тактовым входом СР регистра 3 сдвига, происходит параллельный ввод данных в регистр 3 сдвига. В момент времени с это положение неизменно, вход S регистра 3 сдвига все еще соответствует Н. Если выход магазинной памяти 4 в момент времени t вследствие новой информации, записанной в выходном регистре 6, переключается на Н, то соединенный с входом S регистра

3 сдвига выход блока 2 управления регистром с убывающей границей сформированного в момент времени с имБ 12615 пульса одновременно переключается на

В связи с возрастающей границей сформированного в момент времени с,, импульса на входе CP регистра 3 сдвига происходит смещение вместо ввода в регистр 3 сдвига. После этого оба выхода блока 2 управления регистра возвращаются в исходное состояние, и в момент времени описанный выше процесс повторяется. 1п дс тех пор, пока выходное напряжение

U не превысит заданную верхнюю границу, вследствие чего содержимое магазинной памяти 4 (и тем самым ее выход) переключается на

Может случиться, что выходное напряжение U приложено на границе, где регулирующий трансформатор 10 переключается на соседнюю позицию, Тогда и наименьшие колебания входно- 2р го напряжения UE могут появиться усиленными на выходе, поскольку регулирующий трансформатор 10 постоянно переключается между двумя соседними позициями. Для устранения этого 25 вреднего эффекта между параллельными информационными выходами Я1, регис гра 3 сдвига и разрядными входами К, ..., К, уровня сравнения ряда 1 входных компараторов по- щ следовательно включены по одному соIIpOTHBJIBHHB) 11$>, ° ° > 11П < и одному полупроводниковому стабилитрону 12, 12 g (фиг. 3). Когда выходы

Q р ..., Q „, РегистРа 3 сдвига при- З5 ложены к L то к полупроводниковым стабилитронам приложено напряжение, меньшее напряжения зенеровского пробоя, и тем самым узлы сопротивление — полупроводниковый стабилитрон 40 оказываются недействующими, Но если на любом выходе регистра 3 сдвига появляется Н-сигнал, т.е. напряжение диода превышает напряжение зенеровского пробоя, то на соответствующий разряцный вход уровня сравнения ряда 1 входных компараторов поступает напряжение, незначительно снижающее уровень сравнения соответствующего компаратора. Благодаря этому вследст-, вие малого гистерезиса небольшие колебания входного напряжения U< и в граничном случае не могут влиять на установку регулирующего трансформатора.

Разрядные входы уровня сравнения ряда 5 входных компараторов являются предпочтительно нулевыми входами смещения отдельных операционных jjcHJ,Hòåëeé. 7 1 d

Чтобы избежать искажений выходного напряжения П и помех в высоксчастотном диапазоне, регулирующий трансформатор 10 через подключенный к нему двунаправленный триодный тиристор должен всегда при переходе входного тока I через нуль переклюЕ чаться на другую позицию. Затруднения возникают в основном при индуктивных или емкостных нагрузках, поскольку переходы через нуль входного напряжения UE и входного тока

I из-за сдвига фаз не совпадают, Предлагаемое устройство решает эту проблему благодаря тому, что входной ток 1- пропущен через блок

13 детектирования перехода тока через нуль. Тот же входной ток течет через проводящий в данный момент двунаправленный триодный тиристор.

Блок 13 детектирования перехода тока через нуль через соответствующие переключатели управляет декодирующим блоком 8, который определяет управляемый двунаправленный триодный тиристор и запускающий импульс, Между регистром 3 сдвига и декодирующим блоком 8 включен регистр 14 перехода.

Тактовый вход СРА регистра 14 перехода соединен с входом блока 15 управления регистром перехода, выполненного на переключающих элементах и имеющего четыре входа, Первый вход блока 15 управления регистром перехода соединен с выходом магазинной памяти 4, второй вход соединен с выходом блока 13 детектирования перехода тока через нуль и с входом К стробирующего каскада декодирующего блока 8, а другие два входа соединены с выходами блока 2 управления регистром. Входы Е блока 13 детектирования перехода тока через нуль промежуточно включены в токовую цепь входного тока

Блок 13 детектирования перехода тока через нуль при каждом переходе через нуль входнсго тока IE формирует импульс, возрастающий или убывающий фронт которого совпадает с пеI реходом через нуль. Этот импульс подается на определенный декодирующим блоком 8 вход электронной систе мы коммутации и после соответствующего усиления мощности подается на ввод стробирующей схемы определенного двунаправленного триодного тиристора. Для достижения надежного запус1261571 ка и при малых токах нагрузки длительность HMnyJlbcE, öîëæíà выбираться на 20Х выше времени полупериада входного напряжения U< При такой длительности импульса может случить- 5 ся, что пик входного напряжения

U из-эа неомической нагрузки упадет до момента, когда эаг.ускающий импульс будет подан на ввод стробирующей схемы двунаправленного триодного тиристора. Но одновременно с пиковым значением входного напряжения

UE может измениться содержимое регистра 3 сдвига, вследствие чего запускающее напряжение может быть приложено также к вводу стробирующей схемы другого двунаправленного триодного тиристора. В этом случае два двунаправленных триодных тиристора одновременно находились бы в проводящем режиме, вследствие чего два вы-. вода регулирующего трансформатора

10 были бы замкнуты накоротко. Во избежание этого служит включенный

25 между регистром 3 сдвига и декодирующим устройством 8 регистр 14 перехода, содержимое которого может быть изменено лишь в том случае, если запускающее напряжение не прикладывается к вводам стробирующей схемы двунаправленных триодных тиристоров.

Это может быть достигнуто благодаря благоприятному выбору момента передачи информации от регистра 3 сдвига в регистр 14 перехода, например 35 передача информации должна быть выполнена после срабатывания запускающего напряжения одновременно с убывающим фронтом импульса, формирующегося на выходе блока 13 детектирова- 40 ния перехода тока через нуль. Для достижения быстрой стабилизации передача информации должна быть совершена в короткое время, когда окончены параллельный ввод и возможное 45 перемещение в регистре 3 сдвига.

Таким образом, если на выходе блока .3 детектирования перехода тока через нуль не появляется импульс и выход приложен к L-.óðîâíþ, то пере- 50 дача информации должна происходить согласно фиг. 2 одновременно парал-лельно с убывающим фронтом тактового импульса СР, вызывающим параллельный ввод в регистр 3 сдвига. Если 55

Н-уровень прикладывается к выходу магазинной памяти 4, как это имеет место на фиг. 2 с момента времени

t<, то передача информации может проходить только после перемещения регистра 3 сдвига, т.е. после момента времени t, одновременно с возрастающим фронтом импульса S. Возможно, что переход входного тока

IE через нуль попадает на момент

Г времени между t и t . Если бы в этом случае передача информации проходила одновременно с убывающим фронтом тактового импульса, вызывающего параллельный ввод в регистр

3 сдвига, то ближайшая позиция регулирующего трансформатора 10 определялась бы содержимым, имевшимся до перемещения, и была бы ошибочной.

После этого было бы выполнено перемещение регистра 3 сдвига в момент времени t, и измененное содержимое регистра 3 сдвига было бы передано в регистр 14 перехода одновременно с убывающим фронтом импульса, появляющимся на выходе блока 13 детектирования перехода тока через нуль.

Тогда позиция регулирующего трансформатора 10, отличающаяся от предыдущей неправильной позиции, была бы правильной, и иэ двух постоянно меняющихся позиций регулирующего трансформатора 10 одна позиция была бы все время ошибочной. Согласно изобретению этот эффект устраняется благодаря блоку 15 управления регистром перехода, составленному из логичес-.. ких переключающих элементов, который в соответствующий момент времени выдает возрастающий фронт импульса на тактовый вход CPA регистра 14 перехода.

В улучшении работы коммутационной схемы согласно фиг. 3 важную роль играет блок 13 детектирования перехода тока через нуль, пример выпол- нения которого приведен на фиг. 4.

Как видно из фиг. 4, два диода

16 и 17 включены встречно-параллельно между входами усилителя 18. Входы усилителя 18 равнозначны входам блока детектирования перехода тока через нуль. Выход усилителя 18 соединен с каждым входом двух моностабильных управляемых противоположными фронтами импульса триггерных каскадов 19 и

20, отрицательные выходы которых соединены с обоими входами коммутирующего элемента 21 схемы И, в то время как выход коммутирующего элемента 21 схемы И равнозначен выходу блока 13

1261571

40 д5

5Q

55 детектирования перехода. тока через . нуль.

Блок 13 работает следующим образом. На встречно-параллельно включенных диодах 16 и 17 вследствие 5 протекающего через диоды входного тока генерируется напряжение примерно четы —рехугольной формы. Амплитуда этого напряжения едва измейяется даже при изменениях тока на несколько порядков. Величина этого напряжения равна приблизительно 0,4-1,0 В при использовании кремниевых диодов. Это напря жение в усилителе 18 преобразуется в сигнал четырехугольной формы с

15 амплитудой, соответствующей Н-уровню.

Возрастающие или убывающие фронты этого сигнала четырехугольной формы совпадают с переходами входного тока

Ig через нуль, Ионостабильный триг- 2О герный каскад 20 отпирается возрастающим фронтом, а моностабильный триггерный каскад 19 — убывающим фронтом четырехугольного сигнала. На

25 выходе коммутирующего элемента 21 схемы И формируется последовательность импульсов,„ причем убывающие фронты импульсов совпадают с переходами входного тока I через нуль, а интервал импульсов совпадает с дли- ЗО тельностью импульсов триггерных каскадов 20 и 19, которая определяет длительность импульсов, управляющих двунаправленными триодными тиристорами, выбираемую предпочтительно на З5

20Х длиннее времени полупериода входного напряжения UE.

Формула изобретения

1. Коммутационная схема для стабилизации сетевого напряжения, содержащая регулирующий трансформатор с и регулировочными выводами, связанными через электронную систему коммутации с одним из силовых выводов устройства, и блок управления, выход которого связан с управляющим входом системы коммутации, о т л и ч а ю— щ а я с я тем, что, с целью .повыше— ния точности поддержания выходного напряжения,и снижения стоимости, блок управления выполнен в виде и-1 входных компараторов, первый из входов кажпого из которых связан с выходом датчика входного напряжения, а другой вход соединен с выходом первого источника опорного напряжения двух выходных компараторон, первый вход каждого из которых соединен с датчиком выходного напряжения, а второй вход — " выходом второго источника опорного напряжения, при этом выход каждого из входных компараторов соединен с соответствующим параллельным информационным входом регистра сдвига, каждый информационный выход которого соединен с соответствующим входом декодирующего блока, п выходов которого формируют выход блока управления, кроме того, тактовый вход регистра сдвига соединен с выходом блока управления, разрядный вход регистра сдвига соединен с другим выходом блока управления и первый вход блока управления соединен с выходом компаратора пикового значения входного напряжения, а второй вход блока управления соединен с.выходом магазинной памяти, оба входа которой подключены к информационным выходам выходного регистра, а его тактовый вход соединен с выходом компаратора пикового значения входного напряжения, каждый информационньл. вход выходного регистра соединен с выходом соответствующего выходного компаратора.

2. Схема по и. 1, о т л и ч а ющ а я с я тем, что между каждым из параллельныхинформацнонных выходов регистра сдвига.и вторым входом каждого соответствующего входного компаратора последовательно включены по одному сопротивлению и одному полупроводниковому стабилитрону.

3. Схема по и. 1, о т л и ч а ющ а я с я тем, что между информацион— ными выходами регистра сдвига и входами декодирующего устройства включен регистр перехода, тактовый вход которого соединен с выходом введенного блока управления регистром перехода, при этом первый вход блока управления регистром перехода соединен с выходом магазинной памяти, второй вход соединен с выходом введенного блока детектирования перехода .тока через нуль и с входом стробирующего каскада декодирующего устройства, а другие два входа соединены с выходами блока управления, в то время как два входа блока детектирования перехода тока через нуль включены в силовую цепь устройства.

1г61

4. Схема по п. 3, о т л и ч а ющ.а я с я тем, что блок детектирова-. ния перехода тока череэ нуль выпол нен в виде усилителя, между входами которого встречно-параллельно вклю- 5 чены два диода, выход которого соединен с каждым входом двух моностабильных триггерных каскадов с .входными цепями, управляемыми про571

12 тивоположными фронтами импульсов, при этом отрицательные выходы моностабильных триггерных каскадов соединены с обоими входами схемы И, выход которой формирует выход, блока детектирования перехода тока череэ нуль ., входы ко .. торого формируют входы усили— теля.

1261571

Составитель И.Головинова

Редактор И.Рыбченко Техред И.Ходаиич Корректор С.Шекмар

Заказ 5250/60 Тираж 836 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открьгтий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r.Ужгород, ул.Проектная, 4