Устройство для имитации сбоев

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для отработки и определения эффективности программно-аппаратных средств контроля и обеспечения надежности ЦВМ и устойчивых к сбоям ЦВМ с мажоритированием . Цель изобретения - повышение быстродействия устройства путем.обеспечения автоматического принятия решения на внесение искажения в считываемую программу, запоминания порядка следования искаженных и неискаженных микрокоманд и обеспечения возможности повторения псевдослучайной последовательности их чередования. Устройство содержит три блока памяти , регистр адреса, регистр данных, коммутаторы данных, адреса, записи § и сигналов управления, генератор тактовых импульсов, генератор слу (Л чайных двоичных чисел, два триггера, элемент И и элемент ИЛИ. 2 ил

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (gg 4 G 06 F 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3897322/24-24 (22) 20.05, 85 (46) 15. 10.86. Бюл. У 38 (72) В. П. Улитенко, Г. Н. Тимонькин, В. С. Харченко, В. А. Шумилкин, С. Н. Ткаченко и Б. О.. Сперанский (53) 681.3(088.8} (56) Авторское свидетельство СССР

В 879592, кл. G 06 F 1!/22, 1980, Авторское свидетельство СССР

11 1107126, кл. G 06 F 11/12, !984. (54) УСТРОЙСТВО ДЛЯ ИМИТАЦИИ СБОЕВ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для отработки и определения эффективности программно-аппаратных средств контроля

„„SU„„1264185 А 1 и обеспечения надежности ЦВМ и устойчивых к сбоям ЦВМ с мажоритированием. Цель изобретения — повышение быстродейс 1вия устройства путем.обеспечения автоматического принятия решения на внесение искажения в считываемую программу, запоминания порядка следования искаженных и неискаженных микрокоманд и обеспечения воэможности повторения псевдослучайной последовательности их чередования.

Устройство содержит три блока памяти, регистр адреса, регистр данных, коммутаторы данных, адреса, записи и сигналов управления, генератор тактовых импульсов, генератор случайных двоичных чисел, два триггера, элемент И и элемент ИЛИ. 2 ил.

1264185

Изобретение относится к автоматике и вычислительной технике и может быть использовано для отработки и определения эффективности программно-аппаратных средств контроля и обеспечения надежности HBM и устойчивых к сбоям ЦВМ с мажоритированием.

Цель изобретения — повышение быстродействия устройства за счет обеспечения автоматического принятия решения на внесение искажений в считываемую программу.

НА фиг. 1 приведена функциональная схема устройства; на фиг. 2 функциональная схема генератора случайных двоичных чисел.

Устройство для имитации сбоев (фиг. 1) содержит первый 1, второй 2 и третий 3 блоки памяти, регистр 4 адреса, регистр 5 данных, коммутатор 6 данных, генератор 7 тактовых импульсов, коммутаторы. адреса 8, записи 9 и сигналов управления 10, первый 11 и второй 12 триггеры, ге-. нератор 13 случайных двоичных чисел. элемент ИЛИ 14, элемент И 15, первый вход 1б адреса устройства, второй вход 17 адреса устройства, первый вход 18 режима устройства, второй вход 19 режима устройства, информационный вход 20 устройства, первый 21 и второй 22 выходы генератора 7 тактовых импульсов, информационный выход 23 устройства.

Генератор 13 случайных двоичных чисел (фиг. 2)содержит Д-триггер 24, масштабирующий резистор 25, элемент

ЗАПРЕТ 26.

Назначение элементов устройства для имитации сбоев следующее„

Первый блок 1 памяти предназначен для хранения неискаженных микрокоманд. По адресам, приходящим из регистра 4 адреса, информация считыва— ется и передается на первые входы коммутатора б данных.

Второй блок 2 памяти предназначен для хранения искаженных микрокоманд.

По адресам, приходящим из регистра 4 адреса, информация считывается и передается на вторые информационные входы коммутатора б данных. Третий блок 3 памяти предназначен для хранения информации о том, искаженную (из блока 2 памяти), или неискаженную (из блока 1 памяти) микрокоманду следует выдавать по пришедшему адресу в коммутатор б данных.

Регистр 4 адреса используется для приема и хранения адресов считываемой информации. На его входы адреса подаются из UBM и записываются по заднему фронту тактового импульса, поступающего на С вход с первого выхода 21 генератора 7.

Регистр 5 данных предназначен для приема, хранения и выдачи в ЦВМ информации, считанной из первого 1 или второго 2 блс ков памяти.

Коммутатор б данных используется для обеспечения прохождения неискаженной микрокоманды из первого блока 1 памяти или искаженной микрокоманды из второго блока 2 памяти в зависимости от двоичной последовательности, идущей с выхода коммутатора !О сигналов управления.

Генератор 7 тактовых импульсов предназначен для синхронизации работы схемы.

Коммутатор 8 адреса применяется для передачи адреса в третий блок 3 памяти из регистра 4 адреса в режиме записи информации в однозарядный блок памяти от генератора 13 случайных двоичных чисел, а в режиме записи информации вручную для передачи адресов, подаваемых на его второй информационных вход, с второго входа 17 адреса устройства.

Коммутатор 9 записи предназначен для записи информации в третий блок

3 памяти от генератора 13 случайных двоичных чисел или информации, подаваемои на первый информацирнный вход коммутатора 9 записи в ручном режиме записи, с информационного входа 20 устройства.

Третий коммутатор 10 сигналов управления служит для обеспечения режима случайной выдачи искаженных и неискаженных микрокоманд, определяемой сигналами генератора 1 3 случайных двоичных чисел, или их детерминированной выдачи по программе, задаваемой информацией, предварительно вручную записанной в третьем блоке 3 памяти.

Первый 11 и второй 12 триггеры предназначены для задания следующих режимов запись информации в третий блок 3 памяти сигналами в ручном режиме, подаваемыми на информационный вход 20 устройства (на выходе первого триггера 11 — "1", второго триггера 12 — "0"); запись информации в!

264!85 третий блок 3 памяти от генератора

13 случайных двоичных чисел и выдача искаженных и неискаженных микрокоманд в последовательности, определяемой информацией, записанной в третьем блоке Зпамяти (на выхоце первого триггера 11 — "0", второго триггера 12—

"1"); считывание информации с программой искажений, предварительно эа10 писанной в третий блок 3 памяти в ручном режиме (на выходе первого ll и второго 12 триггеров — "0", в третий блок 3 памяти записана программа искажений).

Триггеры 11 и 12 имеют раздельные

15 входы установки в нуль (не показаны).

Генератор 13 случайных двоичных чисел (фиг. 2) предназначен для обеспечения автоматического режима про20 хождения по случайному закону через коммутатор 6 данных искаженной или неискаженной микрокоманды из соответствующего блока памяти, причем посредством изменения параметров резис25 тора генератора случайных двоичных чисел возможно изменение вида закона распределения нулей и единиц, задающих выдачу искаженных микрокоманд.

Элемент И!Я 14 используется для обеспечения задания режима записи или считывания третьему блоку 3 памяти по сигналам первого 11 и второ-. го !2 триггеров.

Элемент И 15 предназначен для синхронизации задания режима третье- 3S му блоку 3 памяти.

Устройство для имитации сбоев работает следующим образом.

В исходном состоянии все элементы памяти устройства находятся в нуле- 40 вом состоянии за исключением первого блока 1 памяти, в котором записаны неискаженные микрокоманды, и второго блока 2 памяти, в котором записаны искаженные микрокоманды (цепи установки в исходное состояние на фиг. 1 и 2 не показаны).

Устройство может работать в трех режимах: ручной записи информации в третий блок 3 памяти; считывания ин- 50 формации с программой выдачи искаженных микрокоманд, предварительно записанной в третий блок 3 памяти; автоматической записи информации в третий блок 3 памяти и одновременной 55 выдачи неискаженных и искаженных мик рокоманд из первого 1 и второго 2 блоков памяти соответственно.

При необходимости выдачи программы с заданной последовательностью искаженных микрокоманд сначала в первом режиме в соответствующие адреса третьего блока 3 памяти, по которым необходимо выдать неискаженные мнкрокоманды, записываются единицы, а искаженные — нули. Затем во втором режиме выдается программа с заданной последовательностью искаженных микрокоманд.

При необходимости выдачи программы с произвольной последовательностью искаженных микрокоманд устройство функционирует в третьем режиме.

Режим ручной записи информации в третий блок 3 памяти.

Работа начинается с послупления на вход 18 первого триггера 11 единичного сигнала, который через элемент ИЛИ 14 передается на первый вход элемента И 15. При поступлении. очередного синхроимпульса с второго выхода 22 генератора 7 тактовых импульсов на второй вход элемента ИЛИ

15 единичный сигнал проходит на вход задания режима третьего блока 3 памяти и устанавливает его в режим записи информации, Кроме того, единичный сигнал с выхода первого триггера ll поступает-на управляющий вход коммутатора адреса и открывает его второй информационный вход 17, на который подаются адреса ячеек памяти,.в которые необходимо записать информацию, Адреса с входа 17 через второй информационный вход коммутатора R адреса поступают на адресный вход третьего блока 3 памяти. С выхода второго триггера 12, который находится в нулевом состоянии, нулевой сигнал, поступающий на управляющий вход коммутатора 9 записи, открывает его первый информационный вход 20, на который подается информация, записываемая по заданному адресу.

Режим считывания информации с программой искажений, предварительно записанной в третий блок 3 памяти.

При переводе первого триггера 11 в нулевое состояние нулевой сигнал с его выхода, прошедший через элемент ИЛИ 14, поступает на вход элемента И 15. При приходе первого синхроимпульса с второго выхода 22 генератора 7 тактовых импульсов нулевой сигнал приходит на вход задания

1264185 режима третьего блока 3 памяти и ус— тананливает его н режим считывания информации. Кроме того, нулевой сигнал с выхода первого триггера 11 поступает на управляющий вход коммутатора 8 адреса и открывает его первый информационный вход. При приходе адреса считываемой микрокоманды на

ЦВМ, на информационный вход ll6 регистра 4 адреса он записывается в неro по заднему фронту первого.пришедшего синхроимпульса с первого выхода 21 генератора 7 тактовых импульсов. По заднему фронту второго синхроимпульса, поступившего оттуда же, адрес поступает на адресные входы первого 1 и второго 2 блоков памяти, а также через открытый первый информационный вход коммутатора 8 адреса— на адресный вход третьего блока памяти. Информация по пришедшему адресу иэ первого 1 и второго 2 блоков памяти поступает на первые и вторые информационные входы коммутатора 6 данных соответственно. Кроме того, информация считывается по этому адресу из третьего блока 3 памяти, поступает на первый информационный нход коммутатора 10 сигналов управления, который открыт нулевым сигналом, поступающим с выхода второго триггера 12 на управляющий вход коммутатора 10 сигналов управления, В зависимости от того, что было записано по данному адресу в третьем блоке памяти, выходной сигнал с него через первый информационный вход коммутатора 10 сигналов управления поступает на управляющий вход коммутатора 6 данных и открывает первый или второй информационный вход, следовательно, через коммутатор 6 данных на информационный вход регистра 5 данных поступает неискаженная или искаженная микрокоманда из первого 1 или второго 2 блоков памяти соответственно. При поступлении синхроимпульса на синхронход регистра 5 данных с второго входа 22 генератора 7 тактовых импульсов микрокоманда записывается н регистр 5 данных, а следующим синхроимпульсом, поступившим оттуда же, она передается для дальнейшей обработки н ЦВМ.

Режим автоматической записи информации н третий блок 3 памяти и одновременной выдачи неискаженных и искаженных микрокоманд из первого 1

55 и второго 2 блоков памяти соответственно.

Лля задания этого режима первый триггер 11 устананливается в нулевое состояние, а второй 12 — в единичное.

В этом режиме адрес, записанный в регистр 4 адреса, по приходе синхроимпульса на синхровход с первого выхода 21 генератора 7 тактовых импульсов передается на адресные входы первого I второго 2 и третьего 3 блоков памяти, так как первый триггер

11, находящийся в нулевом состоянии, своим выходным сигналом, поступающим на управляющий вход коммутатора 8 адреса, открывает его первый информационный вход, на который приходит адрес с регистра 4 адреса. Микрокоманды, считанные по пришедшему адресу из первого 1 и второго 2 блоков памяти, поступают на первые и вторые информационные входы коммутатора 6 данных соответственно. Второй триггер 12, находящийся в единичном состоянии, единичным выходным сигналом, прошедшим через элемент ИЛИ 14, и при поступлении синхроимпульса с второго выхода 22 генератора 7 тактовых импульсов через элемент И 15 поступает на вход задания режима третьего блока 3 памяти и устанавливает его в режим записи. Случайная двоичная последовательность с выхода генератора 13 случайных двоичных чисел поступает на второй информационный вход коммутатора 9 записи, который открыт единичным сигналом, поступающим с выхода второго триггера 11 на управляюший вход этого коммутатора. С выхода второго коммутатора 9 информация по адресам, приходящим на адресный вход, записывается в третий блок памяти. Кроме того, двоичная последовательность с выхода генератора 13 случайных двоичный чисел поступает на второй информационный вход коммутатора 10 сигналов управления, который открыт единичным сигналом, поступающим с выхода второго триггера 12 на его упранляюший вход.

Случайная двоичная последовательность с выхода коммутатора 10 сигналов управления поступает на управляющий вход коммутатора 6 данных и, в зависимости от пришедшего значения, пропускает неискаженную или искаженную микрокоманды соответственно из первого 1 и второго 2 блоков памяти, 1264185 поступающие на его первые и вторые информационные входы.

Искажения должны. быть обнаружены программно-аппаратурными средствами контроля ЦВМ. На любое искажение информации, считанной из памяти, долж-. на быть определенная реакция программно-аппаратных средств контроля и обеспечения надежности ЦВМ, что и проверяется во время выполнения программы.

При отработке мажоритированных

ЦВМ к каждому каналу резерва ЦВМ подключается свое устройство имитации сбоев.

Формула изобретения

Устройство для имитации сбоев, содержащее первый, второй и третий блоки памяти, регистр адреса, коммутатор данных, регистр данных, генератор тактовых импульсов, причем информационный вход регистра адреса является первым входом адреса уст- ройства, выход регистра адреса соединен с адресными входами первого и второго блоков памяти, выходы кбторых соединены с первым и вторым информационными входами коммутатора данных соответственно, выход коммутатора данных соединен с информа- . ционным входом регистра данных, выход которого является информационным выходом устройства, первый выход ге- 35 нератора тактовых импульсов соединен с синхровходом регистра адреса, второй выход — с синхровходом регистра данных, о т л и ч а ю щ е— е с я тем, что, с целью повьппения . 40 быстродействия за счет обеспечения автоматического принятия решения на внесение искажений s считываемую программу, устройство дополнительно содержит коммутаторы адреса, записи и сигналов управления, первый и второй триггеры, генератор случайных двоичных чисел, элемент ИЛИ и элемент И, причем управляющий вход коммутатора адреса соединен с выходом первого триггера, первый информационный вход коммутатора адреса соединен с выходом регистра адреса, а второй информационный вход является вторым входом адреса устройства, выход коммутатора адреса соединен с адресным входом третьего блока памяти, выход первого триггера соединен с первым входом элемента ИЛИ, выход которого соединен с первым входом элемента И, выход элемента И соединен с входом задания режима третьего блока памяти, выход которого соединен с первым информационным входом коммутатора сигналов управления, выход которого соединен управляющим входом коммутатора данных, первый выход генератора тактовых импульсов соединен с входом генератора случайных двоичных чисел, второй выход— с вторым входом элемента И, первый информационный вход коммутатора записи является информационным входом устройства, выход генератора случайных двоичных чисел соединен с вторыми информационными входами коммутаторов записи и сигналов управления, выход второго триггера соединен с управляющими входами коммутаторов записи и сигналов управления и вторым входом элемента ИЛИ, выход коммутатора записи соединен с информационным входом третьего блока памяти, S-входы первого и второго триггеров являются первым и вторым входами режима устройства соответственно.!

2б4185 фие f фиг 7

Составитель Д. Банюхиы

Редактор И. Касарда Техред В.Калар Корректор А. Зимокосов

Заказ 563/49 Тираж б71 Подписное

ВНИИПИ Государственного кбмитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раутпская наб., д, 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4