Цифровой коррелятор

 

Изобретение относится к технике цифровой обработки информации и может быть использовано при создании устройств ЦИ4ФОВОЙ обработки детермин11рованных сигналов на фоне шума. 8М Цель изобретения - увеличение помехоустойчивости за счет повышения выходного отношения сигнал/шум цифрового коррелятора. Цель изобретения достигается за счет введения двух ключей, элемента неравнозначности, а блок синхронизации имеет сложную структуру. Введение новых блоков позволяет также существенно снизить аппаратурные затраты за счет применения жесткого ограничения (клиппи- . рования) отсчетов входного сигнала или опорного колебания. 1 з.п. ф-лы, 1 ил. (Л

СОНИ СОВЕТСКИХ

РЕСПУБЛИН

42! А1

an 4 С 06 F .15/336

ОЛИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СЮЩДТЕЛЬСТВУ (21) 3797056/24-24 (22) 02. 10.84 (46) 15.10.86. Бюл. Р 38 (72) А.Г.Голубев (53) 681.3(088.8) (56) Патент США I 4121297, кл. 364/728, опублик. 1977, (54) ЦИФРОВОЙ КОРРЕЛЯТОР (57) Изобретение относится к технике цифровой обработки информации и мошет быть использовано при создании устройств цифровой обработки детермин юроваиных сигналов на фоне шума.

Цель изобретения — увеличение ломехоустойчивости за счет повышения выходного отношения сигнал/шум цифрового коррелятора. Цель изобретения достигается за счет введения двух ключей; элемента неравнозначности, а блок синхронизации имеет сломаную структуру. Введение новых блоков позволяет такие существенно снизить аппаратурные затраты sa счет применения жесткого ограничения (клиппи- . рования) отсчетов входного сигнала или опорного колебания. 1 s.ï. ф-лы, 1 ил.

264201

t5

1 1

Изобретение относится к технике цифровой обработки информации.

При цифровой обработке детерминированных сигналов функцией цифрового коррелятора является вычисление корреляции (скалярного произведения) между массивами отсчетов входного сигнала (шума или смеси полезного сигнала и шума) и опорного колебания, совпадающего по форме с полезным сигналом. Точная реализация указанной функции как во временной, так и в частотной областях требует выполнения, в частности, значительного числа операций умножения„ что приводит к большим аппаратным затратам на реализацию коррелятора, которые могут быть существенно снижены при применении жесткого ограничения (клиппирования) отсчетов входного сигнала или опорного колебания.

Цель изобретения — увеличение помехоустойчивости эа счет повышения выходного отношения сигнал/шум.

На чертеже изображена структурная схема коррелятора.

Коррелятор содержит первый блок, 1 памяти, второй блок 2 памяти, третий блок 3 памяти, первый ключ 4.

Блок синхронизации содержит первый и второй счетчики 5 и 6 соответст венно, первый, второй и третий 7-9 элементы И соответственно, регистр

10, элемент НЕ,11, делитель 12 частоты, генератор 13 тактовых импульсов.

Кроме того, в коррелятор входят элемент 14 неравнозначности, сумматор

15, регистр 16, второй ключ 17, информационный вход 18, выход 19.

Оценку отсчета дискретной функции взаимной корреляции между массивом отсчетов наблюдаемой смеси У полезного сигнала и шума и отсчетов S полезного. сигнала можно определить соотношением

N -И+ (1)

i=1 где индекс i определяет, что. отсчет взят из соответствующего сигнала (или смеси) в момент времени t;

= i at (или (i - 1)ье), at >1/2 ьР, aF — ширина полосы входной смеси, И = 2ьР"Т; Т вЂ” длительность сигнала

s(t).

55 дексах 1, при которых выборки S,. < П, чем обеспечивается повышение выходного отношения сигнал/шум, Это реализуется при следующей динамике работы коррелятора, однозначно определяемой блоками 5-13, В п-й момент времени в определенную ячейку блока 1 записывается выборка У (к этому момент ту в блоке 1 также хранятся N — 1 предшествующих выборок У„,, У„

У „ ). Один цикл работы коррелятора, в течение которого вычисляется одна выборка Z, реализуется н эа время «at (т.е. до момента прихода очередной выборки У„„ на вход коррелятора). 3а время t осуществляется поочередное считывание кодов из ячеек блока 1 и синхронное с ним считывание кодов из соответствующих ячеек блоков 2 и 3.

Цифровой коррелятор работает следующим образом.

На вход 18 поступают выборки смеси обрабатываемого полезного сигнала и шума. В блоке 1 памяти хранятся N и-разрядных слов, являющихся временными выборками наблюдаемого сигнала.

В каждом i-.é ячейке блока 2 (i от О до N — 1) хранится код знака i-го временного отсчета опорного колебания полезного сигнала, а в i-й ячейке блока 3 — информация о факте превышения i-м отсчетом полезного сигнала значения порога П. Если i-й (т.е. взятый в момент времени t. (i-1) где дР— ширина полосы

2ьР наблюдаемого сигнала) отсчет положителен (отрицателен), то в i-ю ячейку блока 3 предварительно записывается, напрймер, код "О" (соответственно "1"). Если указанный отсчет при этом по абсолютной величине превосходит (не превосходит) порог

П, то в i-ю ячейку блока 3 предварительно записывается код "1" (соответственно "О").

Ключ 4, осуществляет цропускание без искажений отсчета, подаваемого на его информационный вход, при условии подачи на его управляющий вход сигнала "1", и указанный отсчет не пропускаеФ (т.е. выдает сигнал

"О") при подаче на управляющий вход сигнала "О".

Цифровой коррелятор дополнительно исключает из накопления (суммирования по i) ; +ь при тех инБлоки 14-16 реализуют функцию накапливающего сумматора, причем в них реализуется сложение (вычитание) о

1264201 4 с включением элементов 7-9 прохождение этих импульсов на входы обоих счетчиков 5 и 6, что, в свою очередь, обеспечивает последовательный синхронный опрос ячеек блоков 1-3, При генерации М + 1-го импульса на выходе делителя имеют сигнал "1", управляющий сбросом регистра 16, считыванием из него отсчета выходного сигнала коррелятора, взятием очередной выборки сигнала и переводом блока 1 в режим записи этой выборки, причем эта выборка записывается в соответствии с состоянием счетчиков

5 и 6 в "0"-ю ячейку блока 1 (последний N + 1-й импульс на входы счетчиков 5 и 6 не поступает благодаря включению элементов 7-9). Далее при генерации следующих N импульсов осуществляется синхронный опрос всех блоков 1-3 памяти, но при этом, в отличие от„ предыдущего цикла работы, изменение адресов опроса блока 1 следующее О, N — 1, N — 2 и т.д. Первый из .опрашиваемых адресов блока .именно "0". поскольку первый импульс данной серии на вход счетчика 5 не поступает в связи с тем, что полученный по N + 1-му импульсу сигнал на выходе делителя 12 после преобразования его элементом НЕ 11 задержан на один период следования импульсов генератора 13 в регистре 10. Далее

Н + 1-й импульс во второй серии обеспечивает реализацию тех же функций, что и N + 1-й в первой серии, но при этом очередная входная выборка записывается в 1-ю ячейку блока

Таким Образом, в блоках 14-16 складываются не все значения, хранящиеся в блоке 1, а лишь те,.которые соответствуют временным отсчетам полезного сигнала, превышающим порог.П, При этом непосредственно оценка корреляции вычисляется блоками 4, 14, 15, 16, а остальные элементы осуществляют хранение информации (блоки 1, 2, 3) и управление работой коррелятора (блоки 5-13). очередного слова, поступающего на

2- и информационный вход элемента 14 с выхода ключа 4, с величиной суммы, хранящейся в регистре 16, при подаче на 1-й информационный вход элемента 14 с выхода блока 2 сигнала

"0" (соответственно "1"). Элемент

14 осуществляет преобразование слова, поступающего на его 2-й вход в прямом коде, в обратный код (т.е. 10 заменяет все "0" на " 1" и наоборот) .при подаче на его 1-й вход цт блока

2 сигнала "1" и пропускает указанное слово без изменений при подаче на

его 1-й вход сигнала "0". В сумматоре 15 осуществляется сложение слов, поступающих с выходов регистра 16 и элемента 14 и сигнала (кода) "0". или "1", поступающего от блока 2.

Таким образом, блоки 14-16 реали- ур зуют либо сложение очередного входно-: го слова в прямом коде с результатом, хранящимся в регистре, либо сложение очередного входного слова в обратном коде с единицей и с результатом, 25 хранящимся в регистре. Первая из ситуаций эквивалентна операции сложения и реализуется при подаче на 1-й вход элемента 14 с выхода блока 2 сигнала "0", а вторая — операции вы- ЗО читания и реализуется при подаче на

1-й вход блока 14 сигнала "1". Указанная Функция накапливающего суммирования (вычитания) реализуется до тех пор, пока на управляющий вход регистра 16 (и ключа 4) не приходит

35 сигнал "1" от счетчика 5 и делителя

12, обнуляющий состояние регистра и разрешающий пропускание хранящегося в нем на этот момент времени кода на

40 информационный вход. ключа 17.

Блок синхронизации работает следующим образом.

Генератор 13 осуществляет генерацию прямоугольных импульсОв с чисто» 45 той следования (1 + N)fs где f — .частота дискретизации наблюдаеМого .сигнала в аналого-цифровом преобразователе, не входящем в .состав коррелятора. В исходном состоянии счетчи- 50 ки 5 и 6 хранят код N — 1 и при пос-туплении на их входы последователь-. ности импульсов, изменяют этот код . следующим образом: N - 2, N — 3,..., 1, О,.N - 1, ..., и т.д. При генера- ции первых N импульсов на выходе делителя частоты (в N + 1 раз) имеют сигнал "0". Это обеспечивает наряду

После окончания опроса всех N ячеек каждого ОЗУ в регистре 16 хранится результат накопления, являющийся приближением к Z определенным. соотношением (1), т.е. являющийся оценкой взаимной корреляции между входной смесью и опорным сигналом. Данный результат считывается на выход коррелятора путем открываФормула изобретения

Составитель Е.Ефимова

Техред М.Ходанич Корректор В.Синицкая

Редактор И.Касарда

Эакаэ 5564/50

Тираж 671 Подпис ное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

S 12 ния второго ключа 17 по сигналу от делителя 12. По этому же сигналу реализуется сброс содержимого регистра 16, чем обеспечивается готовность коррелятора к повторению процедуры вычисления корреляции после прихода очередной входной выборки

У.,1 °

В момент прихода этой выборки повторяется указанная процедура, в результате чего через время в регистре 16 формируется отсчет Е„,, Указанные циклы работы реализуются в течение всего периода включения коррелятора.

1. Цифровой коррелятор, содержащий с первого по третий блоки памяти, сумматор, регистр и блок синхронизации, информационный вход первого блока памяти является одноименным входом коррелятора, выход регистра соединен с первым входом сумматора, выход которого соединен с информационным входом регистра, о т л и— ч а ю шийся тем, что, с целью увеличения помехоустойчивости эа счет повышения выходного отношения сигнал/шум, в него введены первый и второй ключи и элемент неравноэначности, выход которого соединен с вторым входом сумматора, адресные входы первого блока памяти соединены .с первым выходом блока синхронизации, адресные входы второго и третьего блоков памяти соединены с вторым выходом блока синхронизации, выход первого блока памяти соединен с ин64201 6 формационным входом первого ключа, управляющий вход которого соединен с выходом третьего блока памяти, вход записи-считывания первого блока памяти, управляющие входы регистра и второго ключа соединены с третьим выходом блока синхронизации, выход второго блока памяти соединен с третьим входом сумматора и с первым

10 информационным входом элемента неравноэначности, второй информационный вход которого соединен с выходом первого ключа, выход регистра соединен с информационньич входом второго

15 ключа, выход которого является выходом коррелятора.

2. Коррелятор по п. 1, о т л н ч а ю шийся тем, что блок. синхронизации содержит генератор тактовых импульсов, делитель частоты, с первого по третий элементы И, регистр элемент НЕ, первый и второй счетчики, выходы которых являются соответственно первым и вторым выходами блока, 2S выход генератора тактовых импульсов соединен с первыми входами первого и второго элементов И, с управляющим входом регистра и входом делителя частоты, выход которого соединен через элемент НЕ с информационным входом регистра, с вторым входом первого элемента И, с первым входом третьего элемента И и является третьим выходом блока, выход регистра соединен с вторым входом третьего элемента И, 35 выход которого соединен с вторым входом второго элемента И, выходы первого и второго, элементов И соединены с информационными входами первого и второго счетчика соответственно.