Коррелятор

 

Изобретение относится к цифровой электроизмерительной технике и предназначено для аппаратурного определения в масштабе реального времени корреляционной функции с симметричными разнополярными сдвигами случайных процессов. Цель изобретения расширение функциональных возможностей коррелятора .за счет обеспечения возможности определения корреляционной функций с симметричными разнополярными сдвигами. Цель изобретения достигается за счет введения в коррелятор регистра сдвига, блока умножения , распределителя импульсов, коммуQ S татора, двух накапливающих сумматоров , блока накопителей, двух дельта (Л модуляторов и двух блоков элементов И с .соответствующими функциональными связями между ними и известными блоками коррелятора. 3 ил.

СОЮЗ COBETCHHX

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (5р 4 G 06 F 15/336

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCKONIV СВИДЕТЕЛЬСТВУ (57) Изобретение относится к цифроВоН электроизмерительной технике и предназначено для аппаратурного определения в масштабе реального времени корреляционной функции с симметричными разнополярными сдвигами случайных процессов. Цель иэобретения— расширение функциональных возмокностей коррелятора,за счет обеспечения возмолсности определения корреляционной функции с симметричными раэнополярными сдвигами. Цель изобретения достигается эа счет введения в коррелятор регистра сдвига, блоха умножения, распределителя импульсов, коммутатора, двух накапливающих сумматоров, блока накопителей, двух дельтамодуляторов и двух блоков элементов

И с соответствующими функциональными связями между ними и известными блоками коррелятора. 3 ил.

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

Г1О ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPHTPM (21) 3874006/24-24 (22) 27.03.85 (46) 07.10.86. Бюл.У 37 (7l) Физико-механический институт им. Г.В.Карпенко и Институт земного магнетизма, ионосферы и распространения радиоволн АН СССР (72) В.А.Погрибной, О. P.Пристайко, П.П.Пущаев и О.М.Савчин (53) 681.32(088.8) (56) Еопез D. An on board digital

correlator for spacecraft VLE radio

weve studies — IEE Trans. Geosi.

Electron., 1974, l2, Ф I, 9-18.

Gatland Н.В., 1.ovell В.М. А correlation computer using delta modulation techniques - 1. Sci. Ens trum,1965, 42, 1 8, р 529-532.

Авторское свидетельство СССР

М .275542, кл. С 06 F 15/336, 1969,. (54) КОРРЕЛЯТОР

„„SU„„1262522 А 1

1 126?5

Изобретение относится к цифровой электроизмерительной технике и предназначено для аппаратурного определения в масштабе реального времени корреляционной функции с симметричными разнополярными сдвигами случайных процессов.

Цель изобретения — расширение функциональных возможностей коррелятора за счет определения корреляци- 1г> онной функции с симметричными разнополярными сдвигами.

На фиг.! представлена структурная схема коррелятора; на фиг.2 — схема блока синхронизации; на фиг,З вЂ” врелгеннь>е диаграммы работы коррелятора.

Коррелятор (фиг.!) содержит первый 1 и второй 2 дельта-модуляторы, первый 3 и второй 4 регистры сдвига, второй 5 и первый 6 накапливающие 2О сумматоры, первый 7 и второй 8 коммутаторы, блоки умножения н виде первого 9 и второго 10 умножителей, первый ll .и второй 12 распределители импульсов, первый 13 и второй 14 25 блоки накопителей, блок 15 синхронизации, первый 16 и второй 17 блоки элементов И, первый 18 и второй 19 информационные входы коррелятора, первая 20 и вторая 21 группа выходов коррелятора.

Блок синхронизации (фиг.2) содержит генератор 22 тактовых импульсов, первый 23 и второй 24 счетчики, элемент И 25, счетчик 26 адресов, третий счетчик 27.

Устройство работает следующим образом.

Входные сигналы x(t) и v(t) пода— ются на входы дельта-модуляторов 1 и 2 с равномерными; шагом квантования.

Таким образом, на первом и втором выходах дельта-модуляторов формируются соответственно двоичные дельтакодовые последовательности и in -раз45 рядные коды с частотой дискретизации

-1

Т . Линейные дельта-кодовые последо1) вательности с первых выходов дельтамодуляторов 1 и 2 поступают на информационные входы регистров 3 и 4, Под

50 воздействием каждого импульса, поступающего с блока 15 синхронизации, в регистрах 3 и 4 происходит сдвиг дельта-кодовой одноразрядной двоичной последовательности. Длина кажцого

55 регистра 3 и 4 определяется из соотношения ! р= P Т,/Т

22 2

1 > гле Т Г вЂ” соответственно частои ть> дискретизации при дельта-модуляции и импульсно-кодовой мод у.>1 я > г и и °

Дельта-кодовые последовательности с выходов регистров 3 и 4 поступают на входы второго и первого накапливающих сумматоров .5 и 6, на выходе которых под воздействием импульсов, поступающих с в>4хода блока 15 синхронизации, формируются да>н>ые о входных сигналах н виде . -разрядного двоичного кода в формате импульснокодовой модуляции с периодом дискретизации „. Отсчеты входных сигналов с вторых выходов дельта-модуляторов

1 и 2, н виде -разрядного двоичного кода, поступают на входы первого 16 и второго 17 блоков элементов И, обеспечивающих чрореживание указанных оцифрованных отсчетов под воздействием импульсов, поступающих с соответствующего выхода блока синхронизации, длительностью Т д с частотой повторения Т, Сигналы с выходов блоков 17 и 16 поступают на соответствующие входы первого 9 и второго

10 умножителей соответственно, где на протяжении времени Тд перемножаются с выходными сигналами сумматоров 5 и 6, поступающих через коммутаторы 7 и 8. Умножители 9 и 10 выдают произведения с периодом TA/

/(Р+1), которые через распределители

11 и 12 поступают на входы блоков

13 и 14 накопителей. Коммутаторы 7 и 8 имеют по P+l входов, Распределители ll и 12 имеют также P+1 вход.

Адресные входы коммутаторов 7,8 и распределителей 11 и 12 подключены к группе выходов блока 15 синхронизации ° Блоки 13 и 14 накопителей реализуют корреляционную функцию для каждого из сдвигов > < E -Р...,,О,P7 .

Генератор 22 формирует прямоугольные импульсы с периодом повторения

TA/P+1), Счетчик 23, обеспечивающий деление частоты, формирует прямоугольные импульсы с периодом повторения Тд, по передним фронтам которых обеспечивается сдвиг одноразрядного дельта-кода в регистрах 3 и 4 и преобразование входных сигналов в

>-разрядный и одноразрядный двоичные коды в дельта-модуляторах 1 и 2, Счетчик-распределитель 24, обеспечивающий деление. частоты, формирует на

1Ч-п л, х у;+ш„

i=I хч m чх л — для сдвигов m e (О, 1,... P j, а правая часть — функцию

20 4, и! хч п чх и - -— (=1 для сдвигов m С (-P,...-l) в масштабе реального времени. 25 формула изобретения

Коррелятор, содержащий первый ре- Зо гистр сдвига, первый блок умножения, первый распределитель импульсов, пер-. вый коммутатор, первый блок накопителей и блок синхронизации, выходы первого распределителя импульсов соединены с соответствующими информационными входами первого блока накопителей, выходы разрядов которого являются выходами первой группы коррелятора, выход первого коммутатора соединен с первым входом первого блока умножения, адресный вход первого коммутатора соединен с кодовым выходом блока синхронизации, о т— л и ч а ю шийся тем, что, с 4> целью расширения функциональных возможностей коррелятора за счет обеспечения возможности определения корреляционной функции с симметричными разнополярными сдвигами, в него введены второй регистр сдвига, второй блок умножения, второй распределитель импульсов, второй коммутатор, первый и второй накапливающие сумматоры, второй блок накопителей, первый и второй дельта-модуляторы, пер3 12625 выходе импульсы прямоугольной формы длительностью Т и частотой повтореА ния Т, необходимые для управления работой блоков 16 и 17, Элемент И 25 обеспечивает прохождение импульсов с периодом повторения TA/(Ð+1) с генератора 22 на входы счетчиков 26 и

27 на протяжении действия импульсов с выхода счетчика 24. Счетчик 26 формирует адрес; для управления рабо- 1О той коммутаторов 7 и 8 распределителей 11 и 12.

Таким образом, левая часть предлагаемого устройства реализует функцию корреляции 15

22 4 вый и второй блоки элементов И, причем информационные входы первого и второго дельта-модуляторов являются первым и вторым информационными входами коррелятора соответственно, выходы m-разрядного двоичного кода второго и первого дельта-модуляторов соединены соответственно через одноименные блоки элементов И с вторым входом первого блока умножения и с первым входом второго блока умножения, выходы которых соединены соответственно с информационными входами одноименных распределителей импульсов, второй вход второго блока умножения соединен с выходом второго коммутатора, адресный вход которого объединен с тактовым входом второго распределителя импульсов и подключен к кодовому выходу блока синхронизации, информационные входы второго коммутатора соединены с соответствующими выходами первого накапливающего сумматора, тактовый вход которого объединен с одноименными входами обоих регистров сдвига, обоих дельта-модуляторов, второго накапливающего сумматора и подключен к первому выходу блока синхронизации, второй выход которого соединен с тактовыми входами обоих блоков элементов

И, группа выходов блока синхронизации соединена соответственно с тактовыми входами накопителей первого и второго блоков, выходы второго распределителя импульсов соединены с соответствующими информационными входами накопителей второго блока, выходы разрядов которого являются выходами второй группы коррелятора, выходы линейной дельта-кодовой последовательности первого и второго дельтамодуляторов соединены с информационными входами первого и второГо регистров сдвига соответственно, выходы которых соединены с информационными входами второго и первого накапливающих сумматоров, выходы второго накапливающего сумматора подключены к соответствующим информационным ахо-. дам первого коммутатора, выход линейной дельта-кодовой последовательнос- ти первого дельта модулятора соединен с соответствующим информационным входом второго накапливающего сумматора.

1262522

Фиг. Р

Составитель Е.Ефимова

Редактор Н.Марголнна Техред И.Ц

° опович Корректор МЛожо

Заказ 5430/48

Тираж 671 Подписное,ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие У ие, г. жгород, ул.Проектная,4