Устройство контроля дискретных каналов

 

Изобретение относится к электросвязи . Сокращается время контроля дискретных каналов. Устр-во содержит анализатор 1 принимаемых сигна|Лов , счетчик fC) 2 ошибок, дешифра тор (ДШ) 3, четыре элемента И 4 - 7, два триггера (Т) 8 и 9, С 10 и II тактовых импульсов, блок 12 сигнализацииу элемент ИЛИ 13 и г-р 14. Появление на выходе ДШ 3 импульса, соответствующего числу ошибок, равHjDMy Kj , и поступающего на вход Т 9, переводит I 9 в состояние, при котором разрешающий сигнал поступает на вход элемента И 7, что позволяет импульсам с выхода С 10 поступать на вход С 11.. При этом время цикла анализа состояния канала увеличивается на время, определяемое емкостью С П. Если ни на одном из выходов Щ 3 импульсы более непоявляются за это время, то по его окончании импульс с выхода С il через элемент ИЛИ 13 переводит устр-во в исходное состояние. Цель достигается введением элементов И 6 и 7, Т 9 и С И. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (59 4 Н 04 В 3/46 г

I с

f "„;.;)

ОПИСАНИЕ ИЗОБРЕТЕНИЯ,-, I

ГОСУДАРСТВЕННЫЙ. КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21.) 3910062/24-09 (22) 11.06.85 (46).15.10.86. Бюл. Ф 38 (72) А.В.Потапов, В.П.Симашков и Ю.Н.Юркин (53) 621.396.666 (088.8) (56) Авторское свидетельство СССР

У 569041, кл. Н 04 L 11/08, 1975.

Авторское свидетельство СССР

У 578671, кл. Н 04 L 11/08, 1975.

Авторское свидетельство СССР

В 554633, кл. Н 04 L 11/08, 1975 ° .(54) УСТРОЙСТВО КОНТРОЛЯ ДИСКРЕТНЬИ

КАНАЛОВ (57) Изобретение относится к электросвязи. Сокращается время контроля дискретных каналов. Устр-во содержит анализатор 1 принимаемых сигна,лов, счетчик (С) 2 ошибок, дешифра::тор (ДШ) 3, четыре элемента И 4 — 7, „„SU„„1264353 A 1 два триггера (Т) 8 и 9, два С 10 и

l тактовых импульсов, блок 2 сигнализации-, элемент ИЛИ 13 и г-р 14.

Появление на выходе ДП 3 импульса, соответствующего числу ошибок, равному К1, и поступающего на вход Т 9, переводит Х 9 в состояние, при котором разрешающий сигнал поступает на вход элемента И 7, что позволяет импульсам с выхода С 10 поступать на вход С 11.. При этом время цикла анализа состояния канала увеличивается на время, определяемое емкостью С ll. Если ни на одном из выходов Д!1! 3 импульсы более не появляются за это время, то по его окончании импульс с вы- И хода С 1! через элемент ИЛИ 13 переводит устр-во в исходное состояние.

Цель достигается введением элемен- С тов И 6 и 7, Т 9 и С 11. 1 ил.

Изобретение относится к электросвязи и может быть использовано в системах передачи данных по различным каналам связи.

Цель изобретения — сокращение

12643 времени контроля.

На чертеже представлена структурная электрическая схема устройства контроля дискретных каНалов.

Устройство контроля дискретных 10 каналов содержит анализатор 1 принимаемых сигналов, счетчик 2 ошибок, дешифратор 3, с первого по четвертый элементы И 4 — 7, первый 8 и второй 9 триггеры, первый 10 и второй

11 счетчики тактовых импульсов, блок

l2 сигнализации, элемент ИЛИ 13 и генеоатор 14.

Устройство работает следующим образом. 20

С выхода анализатора 1 сигналы об ошибочно. принятых (искаженных сверх установленного предела) посылках поступают на вход счетчика 2 ошибок.

ДлительностЬ цикла анализа состояния 25 канала определяется емкостью счетчика 10 тактовых импульсов и частотой генератора 14. Отсутствие импульса на каком-либо из выходов дешифратора 3 соответствует состоянию 30

"Норма" канала, и по окончании t „èìпульс с выхода счетчика 10 тактовых импульсов через элемент И 6, на первый вход которого с первого выхода триггера 9 поступает разрешающий сигнал, через элемент ИЛИ 13 переводит устройство в исходное состояние.

Появление на выходе дешифратора 3 импульса, поступающего на вход триггера 9 и соответствующего числу оши- 40 бок, равному К„, переводит его в состояние, при котором разрешающий сигнал поступает на вход элемента

И 7, что позволяет импульсам с выхода первого счетчика !О тактовых

45 импульсов поступать на вход второго счетчика 1 тактовых импульсов, при этом время цикла анализа состояния канала увеличивается на t, определяемое емкостью счетчика 11 тактовых импульсов, и в общем составляет ве50 личину Т t + а1 ог

Если за время Т ни на одном из выходов дешифратора 3 импульсы более не появляются, то по окончании через элементы ИЛИ 13 импульс с выхода счетчика 11 тактовых импульсов переводит устройство в исходное состояние.

53 2

Если до окончания 1 на выходе

1 дешифратора 3 появится импульс, соответствующий числу ошибок Кг > К,, то через элемент И 4, на второй вход которого поступает разрешающий сигнал с выхода триггера 8, он поступает в блок 12 сигнализации как сигнал "Авария" и через элемент

ИЛИ 13 переводит устройство в исходное состояние.

По истечении1 импульс с выхода

О 1 счетчика 10 тактовых импульсов переводит триггер 8 в состояние, при . котором разрешающий сигнал с его выхода поступает на элемент И 5, Если до окончания Т на выходе дешифратора 3 появится импульс, соответствующий числу ошибок К > К, то через элемент И 5 он поступает в блок 12 сигнализации как сигнал "Авария" и через элемент ИЛИ 13 переводит устройство в исходное состояние. В противном случае импульс с выхода счетчика

11 тактовых импульсов через элемент

ИЛИ 13 переводит устройство в исход ное состояние.

Формула изобретения

Устройство контроля дискретных каналов, содержащее последовательно соединенные анализатор и счетчик ошибок, последовательно соединенные генератор и первый счетчик тактовых импульсов, дешифратор, первый элемент

И, первый триггер, второй элемент И, блок сигнализации, элемент ИЛИ, при этом первый выход первого триггера подключен к первому входу первого элемента И, выход. которого подключен к первому входу блока сигнализации,, второй вход которого соединен с пер вым входом элемента ИЛИ и выходом второго элемента И, первый вход которого соединен с вторым выходом первого триггера,.выход первого элемента И подключен к второму входу элемента ИЛИ, выход которого подключен к входу установки счетчика ошибок, о т л и ч а ю щ е е с я тем, что, с целью сокращения времени контроля, в него введены третий и четвертый элементы И, второй счетчик тактовых импульсов и второй триггер, выходы счетчика ошибок подключены к соответствующим входам дешифратора, пер вый выход которого подключен к второму входу второго элемента И, второй выход подключен к первому входу второгоСоставитель Ш.Эвьян

ТехредИ.Попович Корректор Г.Решетник

Редактор А.Orap

Тираж 624 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Заказ 5576/58

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4

3 1264353 4 триггера, а третий выход — к второму го элемента И, второй вход которогo входу первого элемента И, выход эле- соединен с первым выходом второго мента ИЛИ подключен к входам уста- триггера, второй выход которого подновки первого и второго счетчиков ключен к второму входу третьего элетактовых импульсов, второму входу мента И, .выход которого подключен второго триггера и первому входу пер- к третьему входу элемента ИЛИ, четного триггера, второй вход которого вертый вход которого соединен с выхосоединен с первым входом третьего дом второго счетчика тактовых импульэлемента И, выходом первого счетчика сов, вход которого соединен с Bblxo тактовых импульсов и входом четверто-щ дом четвертого элемента И.