Цифровой фазометр

 

Изобретение относится к измерительной технике; Может быть использовано в автоматизированных системах контроля. Цель изобретения - повышение точности и расширение функциональных возможностей без ограничения частотного диапазона. Устройство ЛКй5Э Сл ,05 N5

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) М

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

RO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1075186 (21) 3863737/21-21 (22) 06. 03. 85 (46) 23. 10. 86. Бюл. Р 39 (72) В.Л. Зак и С.А. Медведев (53) 621. 317. 77 (088.8) .(56) Авторское свидетельство СССР

У 1075186, кл. (01 R 25/08, 1982. щ) 4 G 01 R 25/08. (54) ЦИФРОВОЙ ФАЗОМЕТР (57) Изобретение относится к измерительной технике. Может быть использовано в автоматизированных системах контроля. Цель изобретения — повышение точности и расширение функциональных возможностей без ограничения частотного диапазона. Устройство

12 содержит формирующий блок 1, блок 2 управления, блок 11 выявления знака, инвертор 12, элементы 13, 14 И, триггеры 15, 16,вентили 17, 18,счетчики 19, 20,элементы 21, 22 ИЛИ,блоки 23 и 24 элементов И,генератор 25 опорных частот,процессор 26,триггеры27, 28, счетчики 29, 30 переполнений,дешифраторы

31, 32, сумматор 33. Введение блоков

34, 35 компенсации постоянных составляющих гармонических сигналов позволяет измерять фазовые сдвиги гармонических сигналов, превышающих амплитуду постоянных составляющих. Блоки

34, 35 содержат соответственно запо65647 минающие детекторы Зб, 37 максимальных значений сигнала, запоминающие детекторы 38, 39 минимальных значений, сумматоры-делители 40,4 1. Блок 2 управления включает формирователи 3,4 одиночных импульсов, элементы 5, 6 И, триггеры 7-9 элемент 10 ИЛИ. Применение в блоках компенсации постоянных составляющих запоминающих амплитудных детекторов позволяет компенсировать . постоянные составляющие за время, равное периоду входных гармонических сигналов, что не приводит к заметному ухудшению быстродействия. .1 ил.

Изобретение относится к измерительной технике и может быть использовано в автоматизированных системах контроля и является усовершенствованием устройства по авт.св. У 1075186.

Цель изобретения — повышение точности и расширение функциональных возможностей устройства без ограничения частотного диапазона.

Указанная цель достигается введением блоков компенсации постоянных составляющих гармонических сигналов, что позволяет измерять фазовые сдвиги гармонических сигналов, имеющих .постоянные составляющие.

На чертеже приведена структурная схема устройства.

Устройство содержит формирующий . блок 1, блок 2 управления, формирователи 3 и 4 одиночных импульсов, элементы И 5 и 6, триггеры 7-9, элемент

ИЛИ 10, блок 11 выявления знака, иявертор 12, элементы И 13 и 14, триггеры 15 и 16, вентили 17 и 18, счетчики 19 и 20, элементы ИЛИ 21 и 22, блоки 23 и 24 элементов И, генератор 25 опорных частот, процессор 26, триггеры 27 и 28, счетчики 29 и 30 переполнений, дешифраторы 31 и 32, сумматор 33, блоки 34 и 35 компенсации постоянных составляющих, запоминаиицие детекторы 36 и 37 максимальных значений сигнала, запоминающие детекторы 38 и 39 минимальных значений, сумматоры-делители 40 и 41.„

Формирующий блок 1 соединен через блок управления с входами вентилей

17 и 18, второй вход вентиля 17 (18) соединен через элемент ИЛИ 21 (22) и через блок 23 (24) элементов И с генератором 25 опорных частот. Выход вентиля 17 (18) соединен с входом счетчика !9 (20). Счетчик 29 (30) переполнений соединен выходами с

10 дешифратором . 31 (32), выходы которого соединены с вторыми входами блока 23 (24) элементов И.

Входы сумматора 33 соединены с

1 выходами счетчиков 29 и 30 переполнений, а выход — с входом процессора 26. Выходы переполнений счетчиков 19 и 20, соединены с входами триггеров 27 и 28 переполнения сощб ответ увенно, а выходы последних с входами счетчиков 29 и 30 переполнений, а также с входами сброса счетчиков 19 и 20. Выходы счетчиков

19 и 20 соединены с входами процес25 сора 26, выход которого соединен с выходными клеммами устройства. Иявертор 12 соединен своим входом с первым выходом формирующего блока

1 и с цервым входом элемента И 13, а выходом — с первым входом элемента И 14. Вторые входы элементов, И 13 и 14 соединены с выходом формирователя 4, а выходы — с входами триггеров 1.5 и 16, Выход триггера

16 соединен с знаковым входом про1265647

Входные синусоидальные сигналы

I одной частоты U U .поступают на входы запоминающих детекторов 36,38 и 37,39 максимальных и минимальных 40 значений гармонических сигналов. На выходах укаэанных детекторов формируются постоянные напряжения, равные амплитудам сигналов U и U . Эти постоянные напряжения постуйают на первый и второй входы сумматоров-делителей 40 и 41, где суммируются с учетом знака, делятся пополам и вычитаются из входных синусоидальных . сигналов. Таким образом, на выходах сумматоров-делителей 40 и 41 образуются синусоидальные сигналы U Б, скомпенсированные по своим постоянным составляющим, и поступают на входы формирующего блока 1, где пре- образуются в прямоугольные импульсы.

Последние поступают в блок 2 управления, где в формирователях 3 и 4 цессора 26 и с третьим входом элемента И 6. Выход триггера 15 соединен с вторым входом элемента И 5, Входы формирователей 3 и 4 одиночных импульсов соединены с выходами формирующего блока 1, выход форми— рователя 3 одиночных импульсов соединен с первым входом элемента И 5, с вторым входом триггера 8 и входом триггера 9. Выход формирователя 4 одиночных импульсов соединен с вторым входом триггера 7, первый вход которого соединен с выходом элемен-. та И 5. Первый вход триггера 8 соединен с выходом элемента И 6, а вы- t5 ходы триггеров 7 и 8 через элемент

ИЛИ 10 соединены с первым входом вентиля 18. Выход триггера 9 соединен с первым входом элемента И 6, третьим входом элемента И 5 и первым 20 входом вентиля 17. Выход детектора

36 (37) соединен с первым входом сумматора-делителя 40 (41), а выход детектора 38 (39) — с вторым входом сумматора-делителя 40 (41), выход 25 которого соединен с первым (вторым) входом формирующего блока 1. Входы детекторов 36 и 38 и третий вход сумматора-делителя 40 являются первым входом устройства, а входы де- gp текторов 37 и 39 и третий вход. сумматора-делителя 41 — вторым входом устройства. Выход *роцессора является выходом устройства.

Устройство работает следующим об- З разом. одиночных импульсов выделяются импульсы по фронтам входных импульсов.

Из одиночных импульсов, полученных с формирователя 3, по сигналу U принятому за опорный, триггером 9 формируются интервалы времени Т, пропорциональные периоду U . Одновременно одиночные импульсы сигнала U< через элемент И 5 по разрешению блока 11 выявления знака при положительном сдвиге поступают на запуск триггера 7 и на сброс триггера 8.

Одиночный импульс U< с формирователя 4 через элемент И 6 по разрешению блока 11 выявления знака при отрицательном сдвиге поступает на запуск триггера 8 и на сброс триггеру. Таким образом, на три1"гере 7 и формируются интервалы времени, пропорциональные сдвигу фаз у сигнала U относительно U, при положительном сдвиге, на триггере 8 — пропорциональные сдвигу (360 — ) при отрицательном сдвиге, которые через элемент ИЛИ 10 поступают на выход блока управления.

Знак при положительном сдвиге формируется при совпадении на элементе И 13 прямоугольного опорного сигнала с одиночным импульсом от сигнала U и запоминается триггером

15, а знак при отрицательном сдвиге— при совпадении на элементе И 14 инверсного опорного сигнала с инвертора 12 с одиночными импульсами и запоминается триггером 16.

На время присутствия импульсов T с через вентили 17 и 18 на входы счетчиков 19 и 20 подается последовательность импульсов частотой F c генератора 25 опорных частот ° F рассчитывается из условия обеспечения заданного дискрета измерения на максимальной частоте. входного сигнала, т.е, 360 с дср макс, где K(g — заданный дискрет измеренияю

F«„ — максимальная частота входного сигнала.

В начале работы устройство подготовлено к измерению малых углов на максимальной частоте входных исследуемых сигналов. Если после прохождения второго периода не произошло переполнения счетчика 20, то в процес65647 б

Коэффициент вычисляется в сумматоре 33 и представляет собой разность двух двоичных кодов, хранящихся в счетчиках 29 и 30 переполнений после окончательного выбора частот квантования. Результат вычитания записывается в процессор. Таким образом, в зависимости от величины угла, знака угла и частоты входного сигнала про10 исходит раздельный автоматический выбор частот квантования Интервалов времени и Т.

Применение в предлагаемом фазометре блоков компенсации постоянных

1S составляющих гармонических сигналов позволяет измерять фазовые сдвиги сигналов, превышающие амплитуду пос тоянных составляющих,а такие сигналы нередко встречаются при измерении.

7О При этом не сужается диапазон рабочих частот.

N x ° 360

N„a

Цифровой фазометр по авт. св.

Ф 1075186, отличающийся тем, что, с целью расширения функциональных возможностей и повышения точности без сужения частотного диЗО апазона, в него введены два блока.компенсации постоянных составляющих гармонических сигналов, входы которых являются первым и вторым информационными входами фазометра, а выходы соединены с первым и вторым входами формирующего блока, причем каждый из блоков компенсации постоянных составляющих содержит запоминающий детектор минимальных значений

4О гармонического сигнала, запоминающий детектор максимальных значений гармонического сигнала, входы которых являются соответствующим входом фазометра, а выходы соединены с первым и вторым входами сумматора-делителя, третий вход которого является информационным входом фазометра, а выход сумматора-делителя является выходом ,блока компенсации постоянной составляющей.

Цикл работы повторяется до тех пор, пока не будет выбрана частота F /2 из ряда частот

F /2, которая Не вызовет переполнения счетчика 19.

Аналогично происходит выбор частоты квантования временного интервала, вентилем 18, счетчиком 20, триггером 28 переполнения, дешифратором 32, блоком 24 элементов И, элементом

ИЛИ 22. Пусть частоты квантования интервала с,оказалась Р /2, тогда о коэффициент отношения частот

F() Г„ п -m

24ъ 1

Подписное

ВНИИПИ . Заказ 5657/40 Тираж 728

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4

S 12 сор 26 запишется двоичный код N„ соответствующий числу импульсов частоты

F. в измеряемом интервале Г . Если при этом не происходит переполнения счетчика 19, в процессор 26 запишется также и числовой код N, соответствующий числу импульсов частоты Fz в периоде опорного сигнала. В процессоре проводятся операции умножения иделения чисел, представленных числовыми кодами, по формуле где а — поправочный коэффициент, равный отношению частот квантования.

В рассмотренном случае квантующие частоты одинаковы, т.е. а-1. На вы- ходе процессора цифровой код соответствует значению сдвига фаз q в градусах. Если после первого измерения произошло переполнение счетчика 19, которое фиксируется триггером 27 переполнения, импульс переполнения обнуляет счетчик 19 и записывается счетчиком 29. На соответствующем выкоде дешифратора 31 появляется сигнал, разрешающий прохождение частоты

F< /2 через один из блоков элементов

И 23, элемент ИЛИ 21 на вентиль 17 и далее на вход счетчика 19 в течение третьего исследуемого периода опорного сигнала U .

Формула изобретения