Устройство для отображения информации на экране телевизионного приемника

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в автоматизированных системах з равления, системах связи к вычислительной технике в качестве устройства ввода информации от ЭВМ и отображения ее на экране телевизионного приемника. Цель предложенного устройства - расширение области применения устройства за счет обеспечения возможности формирования символов без пробелов и повьвдения точности отображения.Устройство содержит задакяций генератор, преобразователь кодов, знакогенератор , блок-оперативной памяти, счетчик телевизионных строк, блок управления , счетчик знаковых строк, формирователь синхроимпульсов, мультиплексор адреса, счетчик знаков, смеситель , формирователь маркерного имS пульса, триггер, дешифратор, рас:пределитель импульсов и буферный регистр . 9 шт., 1 табл. rfSBKB «шю

ССЮОЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСП БЛИН

„„SU„„1265834 дц 4 С 09 С 1/ l 6

1;1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

Н А ВТОРИЧНОМ,К СВИДЕЧ ЕПЬСТВУ (21) 3833064/24-24 (22) 30.12.84 (46) 23 ° 10.86. Бюл. Р 39 (72) В.А.Розенштейн (53) 681.327.11 (088.8) (56) Авторское свидетельство СССР

Ф 1010613, кл. G 06 Р 3/153, 1983.

Багдян В.П. Любительский дисплей.

-Радио, 1982, Р 5, с . 19-21 . (54) УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ИНФОРМАЦИИ НА ЭКРАНЕ ТЕЛЕВИЗИОННОГО

ПРИЕИНИКА (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в автоматизированных системах управления, системах связи и вычислительной технике в качестве устройства ввода информации от 3BN и отображения ее на экране телевизионного приемника.

Цель предложенного устройства — расширение области применения устройства эа счет обеспечения возможности формирования символов без пробелов и повышения точности отображения.Устройство содержит задающий генератор, преобразователь кодов, знакогенератор, блок- оперативной памяти, счетчик телевизионных строк, блок управления, счетчик знаковых строк, формирователь синхроимпульсов, мультиплексор адреса, счетчик знаков, смеситель формирователь маркерного им- а пульса, триггер, дешифратор, распределитель импульсов и буферный регистр. 9 ил., 1 табл..

1265834

Изобретение относится к автоматике и вычислительной технике и может быть использовано в автоматизированных системах управления, системах связи и в вычислитЕльной технике в качестве устройства вывода информации из ЭВИ и отображения информации на экране телевизи6нного приемника.

Целью изобретения является расширение области применения устройства эа счет обеспечения возможности формирования символов без пробелов и повышения точности отображения.

На фиг.1 представлена функциональная блок-схема устройства для отображения информации; на фиг.2 принципиальная электрическая схема мультиплексора адреса; на фиг.3 принципиальная энергетическая схема блока управления; на фиг.4 — прин— ципиальная электрическая схема распределителя импульсов; на фиг.5 принципиальная электрическая схема формирователя синхросигналов; на

) фиг.6 — принципиальная электрическая схема формирователя маркерного импульса; на фиг.7 — принципиальная электрическая схема смесителя; на фиг.8 — диаграмма распределения импульсов на выходах распределителя импульсов устройства; на фиг.9 — диаграмма работы устройства в режиме записи информации.

Устройство для отображения информации на экране телевизионного приемника содержит задающий генератор. 1, преобразователь 2 кодов, знакогенератор 3, блок 4 оперативной памяти, счетчик 5 телевизионных строк,. блок 6 управления, счетчик 7 знаковых строк, формирователь 8 синхросигналов, мультиплексор 9 адреса, счетчик 10 знаков, смеситель 11, формирователь 12 маркерного импульса, триггер 13, дешифратор 14, распределитель 15 импульсов, буферный регистр 16, первый вход 17 устройства, второй вход 18 устройства, третий вход 19 устройства, первый выход 20 устройства, второй выход 2 1 устройства, первый 22, второй 23 и третий 24 арифметико-логические элементы, первый элемент 25 И, элемент

26 И-НЕ, второй и третий элементы

27 и 28 И, первый элемент 29 ИЛИ, четвертый и пятый элементы 30 и 31 И, регистр 32, элемент 33 8И-НЕ, перI

55 вый элемент 34 НГ, блок 35 памяти, второй и третий элементы 36 и 37 НЕ, шестой и седьмой элементы 38 и 39 И, второй элемент 40 ИЛИ, четвертый элемент 4 1 НЕ, третий элемент 42 ИЛИ, четвертый элемент 43 НЕ, транзистор 44, резисторы 45-48.

Буферный регистр 16 является узлом сопряжения предлагаемого устройства с внешним устройством управления, например микропроцессором и может быть выполнен, например, на стандартной микросхеме многорежимного буферного регистра типа 585 ИР 12.

В этом случае при подключении выводов "Выбор режима" микросхемы 585

ИР12 в "Земляной" шине устройства, а

Выбор кристалла 1" — к шине питания устройства управление выходным информационным буфером регистра осу— ществляется по входу "Выбор кристалла 2" (фиг.1 вход С). На фиг.1 показаны: вход С параллельной записи, группа информационных входов

Э, вход "Разрешения выборки" С и

Q — группа выходов информации и выход ЗП запроса регистра 16.

Выходная информационная шина (Я— выходы) регистра 16 трехстабильная.

Блок 4 оперативной памяти предназначен для хранения кодов символов: буквы, цифры, спецсимволы, псевдографика. Емкость ЗУ определяется форматом растра, т.е. числом символов в растре (количеством символов в строке, умноженным на число строк).

В конкретном случае: 16 строк по 64 символа — 1К 7 бит.

Блок 4 оперативной памяти может быть выполнен, например, на двух стандартных микросхемах типа 54 1РУ2, с поразрядно объединенными адресными входами, образующими группу адресных входов Д

Вход U блока 4, представляющий собой объединенные V-входы микросхем, является входом "Выбор режима", при "1" íà V-входе блок 2 устанавливается в режим чтения, при

"0" — в режиме записи информации.

Вход CS блока 4,представляющий собой объединенные CS-входы микросхем, является входом "Разрешение выборки,", при "1" Hà CS-входе блока 2 Q/D-входы/выходы блока принимают третье состояние (высокоимпедансное, микросхема закрыта), при

"0" на CS-входе и "1 на Ч-входе—

1265834

50

О/D — входы/выходы установлены в режим вывода информации, а при "О" на CS-входе и V — входе. — 0/1»-входы/ выходы установлены в релжм ввода информации.

Мультиплексор 9 адреса совмещает в себя функции коммутатора адреса и формирователя признака маркера .

Рассмотрим это подробнее. Иультиплексор 9 адреса может иметь три возможных режима работы: режим регенерации экрана (формирование растра), режим записи информации; режим сравнения (при необходимости формирования маркерного импульса).

В режиме регенерации экрана мультиплексор 9 адреса подключает к адресным входам А блока 4 опера тивной памяти текущий адрес (выходное состояние счетчика 10 знаков и счетчика 7 знаковых строк).

В режиме записи информации муль— типлексор 9 адреса подключает к адресным входам Д блока 4 оперативной памяти входной адрес, поступающий на первый вход 17 устройства.

Входной адрес определяет адрес ячейки, в которую будет производиться запись кода символа.

В режиме сравнения при формйровании маркерного импульса (маркера"), т.е. метки на экране телевизионного приемника, устанавливающей соответствие между позицией символа на экране и ячейкой блока 4 оперативной памяти, хранящей его код, мультиплексор 9 адреса форми— рует сигнал "Признак маркера" по своему выходу К в случае совпадения текущего адреса с входным адресом (код нй первом входе 17 устройства).

На фиг.2 приведена функциональная схема мультиплексора 9 адреса, выполненного, например, на трех мик-. росхемах типа 133ИПЗ (22-24). На первый вход 17 устройства, соединенный со вторым входом мультиплексора 9 адреса, поступает входной десятиразрядный код адреса (адрес) с внешнего устройства управления, например со счетчика "маркера" (не показан) .

Четыре разряда (с первого по четвертый) из группы вторых входов мультиплексора 9 соединены с группой В -входов элемента 22 (арифметическое логическое устройство АЛУ) t0

40 соответственно с разрядагп» с нулевого по третий. Два следующих, пятый

z»»ш»»еeсcтTо zй » р а з3р »я»д Lы», из группы вторых входов мультиплексора 9 соединены соответственно с разрядами группы входов Ь элемента 23 АЛУ, с нулевым и первым, а два оставшихся разряда из группы входов 6 мультиплексора 9, второй и третий разряды, элемента

23 АЛУ соединены с "земляной" шиной устройства.

Четыре следующих разряда группы вторых входов мультиплексора 9, с седьмого по десятый, соединены с группой входов Ь 24 АЛУ, соответсòâåííî с разрядами с нулевого по третий.

Третьи входы мультиплексора 9 адреса, соединенные с выходом счетчика IO знаков, соединена с A -входами элементов 22 и 23, причем четыре мпадших разряда третьих входов мультиплексора 9, с первого по четвертьп», соединены соответственно с разрядами группы входов A элемента 22 АЛУ с н глевого по третий, а разряды с пятого по седьмой третьих входов мультиплексора 9 — соответственно с разрядами группы входов

А1 элемента 23 АЛУ с нулевого по второй.

Четвертые входы мультиплексора 9, соединенные с выходом счетчика 7 знаковых строк, соединены со входами A элементов 22 и 23 АЛУ, причем четыре младших разряда четвертых входов мультиплексора 9, с первого по четвертьп», соединены соответственно с разрядами группы входов А элемента 24, с нулевого по третий, а старший, пятый разряд четвертых входов мультиплексора 9 соединен со входом А2 элемента 23

АЛУ (вход АЗ микросхемы (ЗЗИПЗ).

Одноименные входы выбора режима .работы АЛУ, S,È-входы элементов

22-24 (S S S S, M) соединены между собой, причем входы S соединены с "земляной" шиной устройства. Входы S, соединены с третьим разрядом первых входов мультиплексора 9, входы S — с первым разрядом первых входов, входы S- u N соединены между собой и со вторым разрядом первых входов мультиплексора 9.

Выходы F элементов 22-24 соединены с группой выходов F мультиплексора 9, причем разряды группь»

126

1О

5 выходов с первого по четвертый мультиплексора 9 соединены соответственно с разрядами группы выходов

" элементов 22 с нулевого по третий, а пятый и шестой разряды группы выS ходов I- мультиплексора 9. соединены с разрядами группы выходов F элементов 24 с нулевого по третий.

Выходы К ("равно") элементов 22-24 соединены между собой и являются вторым выходом мультиплексора 9.

В режиме регенерации экрана на первые входы мультиплексора 9 с блока 6 управления поступает код режима A ("1" — во всех трех разрядах первых входов мультиплексора 9). При этом на выходы F всех элементов

22-24 мультиплексора 9 транслируется состояние A входов, т.е. код текущего адреса {состояние выходов счетчиков 7 и 10) .

B режиме записи информации на первые входы мультиплексора 9 поступает код режима б (в первом разряде — "0", во втором — "1", а третьем — "0") и на выходы Р элементов 22-24 транслируется состояние о -входов микросхем — входной адрес устройства (на первый вход 17 устройства) .

При поступлении на первые входы мультиплексора 9 кода "Сравнение"

{ 1-й разряд — "1", 2-й — "0", 3-й

"0") от блока 6 управления элементами 22-24 сравниваются коды на вхо35 дах А и E и в случае их совпадения во всех разрядах на втором выходе мультиплексора 9 формируется сигнал "Признак маркера" уровнем логической "1".

При наличии сигналов уровня логической " 1" в одном из старших разрядos второй или третьей группы входных сигналов, т.е. седьмого разряда во второй или пятого разряда в третьей (разряды А2, АЗ микросхемы 23), на выходе К элемента 23, а соответственно и на втором выходе К мультиплексора 9 формируется сигнал с уровнем логического "О" (нет При50 знака маркера"), что обусловлено несовпадением кодов, так как соответствующие В-входы элемента 23 подсоединены к "земляной шине". Таким

tt tt образом, осуществляется запрет формирования признака маркера в пас11 п 55 сивных частях формируемого растра.

Блок 6 управления (фиг.3) содержит первый элемент 25 И, элемент

5834 Ь

26 И-НЕ, второй и третий элементы 27 и 28 И, элемент 29 HJIH и четвертый и пятый элементы 30 и 31 И.

Блок 6 управляет режимами работы мультиплексора 9 адреса, блока 4 оперативной памяти, буферного регистра 16, формирователя 12 маркерного импульса.

Четвертый вход блока 6 соединен с первым входом элемента 25 И, с одним из входов элемента 26 И†HF. c одним из входов 31 И и первым разрядом первого выхода блока 6 управления.

Третий вход блока 6 соединен с первым входом элемента 27 И. Пятый вход блока 6 соединен с первым входом элемента 28 И, выход которого соединен с вторым входом элемента

27 И и вторым выходом блока 6.

Третий выход блока 6 соединен с выходом элемента 27 И. Первый и второй входы элемента 29 ИЛИ соединены соответственно с первым и вторым разрядами первого входа блока 6, соединенных, в свою очередь, соответственно., с первым и вторым разрядами первого выхода счетчика 5. Выход элемента 29 ИЛИ соединен со вторым входом элемента 30 Vi, первый вход которого соединен с четвертым выходом блока 6, а выход элемента 30

ИЛИ вЂ” со вторым входом элемента 26

И-НЕ. Выход элемента 26 И-HE соединен с первым входом элемента 31 И, с первым входом блока 6 и вторым разрядом в первом входе блока 6. Выходы элементов 25 и 31 И соединены, соответственно, с четвертым выходом блока 6 и третьим разрядом первого выхода блока 6.

Вторые выходы элементов 25 и 28 И соединены между собой и соединены с цепью сброса "Сброс" (цепи формирования импульса сброса не показаны).

На элементах 25, 27 и 28 И выполнен узел управления режимами работы блока 4 оперативной памяти (выходы 2 и 3 блока 6) и выходным буфером регистра 16 (выход 4 блока 6), на элементах 29 и 30 ИЛИ вЂ” узел анализа номера текущей телевизионной строки в знаковой строке и узел формирования признака "начала межстрочного промежутка", на элементе 26

И вЂ” НЕ и элементе 31 И вЂ” узел формирования кода управления режимами работы мультиплексора 9.

1265834

В режил>е pe> e»epa»»v экрана (сканирования ЗУ) на четвертом и пятом ,входах блока 6 и в цепи сброса "Сбор" сформированы сигналы логической "1", а на входе 2 при этом с уровнем логического 0". На втором и четвертом выходах блока 6, соединенных соответственно с выходами элементов 28 и

25 И, формируются уровни логической

11 l l

1, так как на первом и втором входах этих эпементов присутствуют логическая "1 . На третьем выходе блока 6 будет сигнал с уровнем логического 0", вызванный нулевым уровнем на первом входе элемента 27 И (с третьего входа блока 6).

Такое состояние этих трех выходов определяет: логическая "1" на третьем выходе блока 6 — режим считыва— ния из блока 4 оперативной памяти; логическая "1" на четвертом выходе блока 6 — блокировку" буферного ре— гистра 16; логический "0" на третьем выходе блока 6 — "разрешение выборки" блока 4 оперативной памяти.

Состояние первого и пятого выхода блока 6 определяется в режиме регенерации экрана состоянием первых и вторых входов блока 6. При состоянии логический "0 на втором входе блока 6 (старший разряд счетчика 5, фиг.1) независимо от состояния >-го и 2-ro разрядов первого входа блока 6, на выходе элемента 30 И формируется уровень логического "0", обус — 5 ловленный уровнем логического "0" на первом его входе. Сигнал с уровнем логического 0 на третьем входе элемента 26 И-НЕ вызывает форлп рование на его выходе уровня логической "1".

На выходе элемента 31 И также форми— руется логическая 1", так как на первом и втором его входах — уровни логической "1". Таким образом, на всех разрядах первого выхода блока 6 управления сформированы ".огическая

"1", что соответствует коду режима А мультиплексора 9, а логическая "1" на пятом выходе блока 6 является сигналом "запрета" формирования маркер- 0 ного импульса. При "1"-м состоянии второго входа блока 6 и "0"-м первого и второго разрядов четвертого входа блока 6 выходы блока 6 свое состояние не меняют, так как из-за наличия логического "0" на первом и втором входах элемента 29 ИЛИ íà его выходе формируется уровень логического "0", который возбуждая элемент 30 И по L второму входу, вызывает на его выхо, де формирование сигнала с уровнем логического "0".

Описанное состояние блока 6 характеризует режим регенерации экрана н течение 9 телевизионных строк (с

0-й по 8 — ю).

При появлении логической 1" на любом из разрядов первого входа блока 6 и наличии логической " 1" на втором входе блока 6 на выходе элемента

30 И формируется уровень логической

"1", так как единичное состояние любого из двух входов элемента 29 ИЛИ вызывает состояние логической "1" на его выходе, т.е, на втором входе элемента 30 И, а так как на первом его входе — уровень логической 1, то и выход его принимает "1"-е состояние, Совпадение двух логических " 1" на входе элемента 26 И вЂ” НЕ вызывает формирование на его выходе логического "0", который, воздействуя по ,первому входу на элемент 31 И, вызы> гает на его выходе формирование уровня логического "0". Таким образом, на пятом выходе блока 6 сформирован уровень логического "0", что является разрешением формирования маркерного импульса, а состояние, которое принимает первый выход блока 6, логическая "1" — в первом разряде и логический "0" — во втором и третьем, является кодом режима нСравнениен .

При переходе устройства в режим записи на четвертом входе блока 6 формируется уровень логического "0", а на трЕтьем входе его — уровень логической 1". Уровень логической 1 на третьем входе блока 6 вызь>вает формирование уровня логической " 1" на выходе элемента 27 И и соответственно на третьем выходе блока 6, что является сигналом "запирания" блока 4,оперативной памяти.

Логический "0 на четвертом входе блока 6 вызывает формирование "0" на выходе элемента 25 И и соответственно — на четвертом выходе блока 6, что является сигналом "отпирания" выходных буферов регистра 16. Логический "0 íà первом входе элемента буферов регистра 16, логический

"0" на первом входе элемента 26 И-НЕ

H втором входе элемента 31 И вызывает формирование на их выходах соот834 10.9 1265 ветственно логической "1" и логического "0 . Это состояние не зависит от кодовой. комбинации на входах элемента 29 ИЛИ и элемента 30, так как элемент 26 И-НЕ удерживается в состоянии логической "1" на выходе за счет логического 0 на первом входе.

Такпм образом, на пятом выходе блока 6 сформирован сигнал уровнем логической " 1" — запрет формирования 10 маркера, а состояние первого выхода блока 6 (разряд 1-й — логический "0", разряд 2-й — логическая " 1" и .разряд

3-й — логический "0") соответствует коду В режима мультиплексора 9. 15

При поступлении сигнала уровнем логического "О," на пятый вход блока 6 на выходе элемента 28 И и втором выходе блока 6 формируется уровень логического "0", а с задерж- 2О кой на элементе 27 И и на третьем выходе блока 6, что соответствует подаче сигналов, — соответственно

"Запись" и "Разрешение выборки" на блок 4 оперативной памяти. 25

Триггер 13 предназначен для осуществления временной привязки цикла записи в блок 4 оперативной памяти в процессе ассинхронного обмена предлагаемого устройства с внешним управляющим устройством к циклу регенерации экрана и может быть выполнен, например, на стандартной микросхеме

133 ТИ2. . Задающий генератор 1 вырабатывает последовательность импульсов, посту,пающих на С-входы распределителя 15 и преобразователя 2, осуществляющего преобразование параллельного кода в последовательный. а

Период следования импульсов задающего генератора 1 определяет длительность одной точки в формировании горизонтальной развертки символа. Задающий генератор 1 может быть выполнен, например, на двух элементах НЕ стандартной микросхемы 133

ЛИ1 с кварцевым резонатором в цепи обратной связи.

Частота задающего генератора 1 в конкретном случае 10 мГц.

Дешифратор 14 предназначен для анализа кода входного слова в режиме записи и может быть выполнен, например, на стандартной микросхеме

ПЗУ 556РТ5.

В случае соответствия входного кода на адресных входах дешифратора 14 группа входов A (фиг, 1) коду символа (буква, цифры, псевдографические символы) и наличия сигналов

"Разрешение выборки" (входы С 1 и

С 2) на первом выходе дешифратора 14 формируется сигнал Запись" с уровнем логического О . В случае соответствия входного кода коду команды управления" (управление, например, счетчиком маркера не показанным на фиг.1, позицией метки на экране— сдвиг влево, вправо, вверх, вниз и т.д.) формируется одна из команд управления на втором выходе дешифратора 14.

Счетчик 10 знаков является счетчиком текущего адреса горизонтальной развертки знаковой строки и своим выходным состоянием (кодовой комбинацией на выходе) определяет позицию символа на экране телевизионного приемника по горизонтали. Счетчик 10 может быть выполнен, например, на двух стандартных микросхемах типа 133ÈÅ 7. На одной микросхеме

133ИЕ7 выполнен двоичный счетчикделитель на 16, соединенный своим выходом переноса (">15") со счетчиком ("+1 ) следующего счетчика.

Входы сброса счетчиков (R-входы) соединены между собой и с вторым выходом формирователя 8 синхросигналов.

Счетчик 5 телевизионных строк яв ляется счетчиком текущего адреса вертикальной развертки знаковой строки и своим выходным состоянием определяет номер текущей телевизионной строки в знаковой строке, и может быть выполнен, например, на стандартной микросхеме 133ИЕ5 (133ИЕ7).

В конкретном случае на микросхеме 133ИЕ5 реализован счетчик на 13 введением обратных связей с выходов счетчика. Вход установки в "0 (вход

R) микросхем 133 ИЕ5 (ИЕ7) соединен с младшим разрядом "1" счетчика, а второй вход установки в "О" — 8 соединен с выходом элемента И, первый вход которого соединен с разрядом 8 счетчика (старший), а второй вход с разрядом 4 счетчика. Вход С? микро-.

tf 11 схемы соединен с выходом 1, а вход С 1 микросхемы является счетным входом счетчика 5 .

Счетчик 7 знаковых строк своим выходным состоянием определяет номер текущей знаковой строки и может

11 12658 быть реализован, например, на двух стандартных микросхемах 133 ИЕ5.

Первая из них, соединенная hxoдам 01 (вход i счетчика 7 знаковых строк, фиг.1) с выходом счетчика 5 телевизионных строк используется как счетчик-делитель на 2, а вторая микросхема, соединенная входом С 1 с выходом "1" первой микросхемы — как счетчик-делитель на 12, чта достигается введением обратных связей с двух старших разрядов выхода микросхемы на входы установки в "0 и соединением счетного входа С2 микросхемы с выходом разряда "1" этой же микросхемы (вторая половина пер— вай микросхемы используется как делитель на четыре для формирования импульсов частотой следования 12,5 Гц, используе:.ых в устройстве, например, для реализации "режима повтора" — не показано) .

Распределитель 15 импульсоь, тактируемый задающим генератором i, осуществляет общую синхронизацию 25 всех узлов и блоков устройства. На фиг.4 приведена функциональная схе-. ма распределителя 15, выполненного на сдвиговом регистре 32, в качестве которого может быть использавана, например, стандартная микросхема типа 133 ИР13 на элементах 33 8И-НЕ и 34 НЕ, в качестве которых могут быть использованы, например, стандартные микросхемы 133ЛА2 и 133ЛН1 соответственно.

Информационный Di-вход регистра 32 подключен к "земляной" шине устройства 3 (фиг.4), а остальные информационные 0-входы и не показанные на

40 схеме: вход S режима и информационные последовательные входы D и D„ падклю ены K ло ическай устройства ("1", фиг.ч) .

Цикл работы регистра 32 начинает45 ся с режима параллельной записи, т.е. когда на выходе 7 г-гистра. 32 формируется уровень логического 0" уровень логического "0" на входе элемента 34 НЕ, соединенного с выходом регистра 32, вызывает на

50 ега выходе Аормирование сигнала уровнем логической "1, который по входу S управления режимом регистр а 3 2 (физически вход S конкретной микросхемы 133ИР13) устанавливает регистр 32 в ре з м параллельной записи. Следующим тактовым импульсам на С-входе, связанным с С-входам ,1

34 12 распределителя 15 импульсов, а именно его положительным фронтом информации с D-входов распределителя, переписывается в регистр. Таким обраsoì, на выходе регистра 32 формируется логический "0", а на остальных шести — логическая "1". Сигнал уровнем логической " 1" на 7-м выходе регистра 32 вызывает формирование логического "0" на выходе 34

НЕ, который, в свою очередь, по Sвходу регистра 32 переводит последний в режим сдвига вправо

Временная диаграмма работы регистра 32 (распределителя 15) приведена на фиг,8, Длительность цикла работы распределителя, представляющая собой семь тактов (семь периодов) задаю— щего генератора 1, определяет длительность горизонтальной развертки символа.

В такте Т1 импульс отрицательной полярности (перепад из " 1" в "0") формируется на выходе регистра 32 и соответственна распределителя 15 имп jjJIbc ов

В такте ТЗ (такт Т2 — холостой) импульс формируется на втором выходе распределителя, Т4 - на третьем выходе, Т5 — на четвертом выходе, В такте Т7 (такт Тб — холостой) импульс отрицательной полярности появляется на пятом выходе распределителя 15, а импульс положительной полярности — на втором выходе распределителя 15, равный по длительности импульсу на пятом выходе, Импульсом на первом выходе распределиуеля 15 осуществляется приращение к линейке счетчиков 5, 7, 10 и тактиравание формирователя 12.

Импульсом на втором выходе распределителя 15 осуществляется тактирование входного дешифратора 14.

Импульсом на пятом выходе распределителя 15 осуществляется тактирование по С-входу триггера 13.

Импульсом на четвертом выходе распределителя 15 осуществляется сброс па S-входу триггера 13.

Импульсом на третьем выходе распределителя 15 осуществляется тактиравание формирователя 8 синхросигналов.

Импульсом на втором выходе распределителя 15 осуществляется управление режимом работы распределителя 2.

834 14 пой входов формирователя 8, представляющих собой пять из семи разрядов счетчика 10 знаков, причем

1вход АО блока 35 соединен со вторым

Состояние адресных входов

Состояние выходов

Qi Q2 Q3

А1 АО

1 0

О О

1 1

0

13 1265

На элементе 33 8И-НЕ выполнен узел аварийного запуска (фиг.4), При установке распределителя 15 в единичное состояние (состояние всех выходов микросхемы 32 — логическая "1"— для предлагаемого устройства исключенное, невозможное состояние), что возможно при включении питания, на выходе элемента 33 8И-НЕ, соединенного своими семью входами с соответ- 10 ствующими выходами регистра 32, формируется уровень логического "0", который по R-входу сбрасывает регистр 32 сдвига в "О".

Установка нулевого уровня на 15 седьмом выходе регистра 32 вызывает через элемент: 34 НЕ установку по

S-входу регистра 32 режима параллельной записи, и с первым же тактовым импульсом на С-входе начинается нор- 20 мальная работа регистра 32.

Формирователь 8 синхросигналов в зависимости от состояния счетчика 10 знаков и счетчика 7 знаковых строк формирует сигнал "Запирание" 25 знакогенератора 3 по его входу "Разрешение выборки" (CS 2) в пассивной части телевизионной строки и кадра, формируя тем самым гашение луча, сигнал сброса счетчика 10 знаков в 3п конце каждой телевизионной строки импульсов строчной и кадровой синхронгйации. На фиг.5 приведена функциональная схема формирователя 8 е синхросигналов, содержащего блок 35 памяти, элемента Зб и 37 НЕ, элементы 38 и 39 И, в качестве которых можно использовать, например, стандартные микросхемы 556 РТ4, 133ЛН1 и 133 ЛИ1, соответственно. 40

Группа адресных входов А1 блока 35 памяти, представляыцая собой пять адресных входов АО,...,А4 микросхемы, соединена с первой групА7 Аб As А4 1 АЗ А2

О 0 О 0 а разрядом, A1 — с третьим, A2 — с четвертым, АЗ вЂ” с пятым, А4 — с седьмым разрядами счетчика 10.

Группы адресных входов А2 блока 35, представляющая собой адресные входы

Аб, А7 данного блока, соединены с первым входом формирователя 8 синхросигналов, представляющих собой четыре из пяти разрядов счетчика 10 знаковых строк, причем вход Аб соединен с первым разрядом А7 — с пятым разрядом счетчика 7.

Адресный вход АЗ блока 35 памяти соединен с выходом элемента 38 И, первый вход которого соединен с третьим разрядом из первого входа (3-й разряд счетчика 7), а второй вход элемента 38 И соединен с выходом элемента 36 HK вход которого соединен со вторым разрядом первого входа формирователя 8 (второй разряд счетчика 7) .

Первый выход Q1 блока 35 памяти формирователя синхросигналов соединен с его первым выходом, второй выход Q2 блока 35 соединен с первым входом элемента 39 И, выход которого соединен с вторым выходом формирователя 8, а второй вход элемента

39 И соединен с выходом элемента

37 НЕ, вход последнего, в свою очередь, соединен с третьим входом формирователя 8 синхросигнала.

Ниже приведена таблица программирования блока 35 памяти формирователя 8 синхросигнала (в качестве блока 35 взята конкретная микросхема серии 556 РТ4 с ее конкретными входами АО,...,A7 выходами Q1 Q2, Q 3.

1265834

Продолжение таблицы

Состояние адресных входов

Состояние выходов

t T

О 1 О 0 О О О 1 О

О

0 О. О I О

О

О

О

О 0 О

О 1

О

О

О

О

О

О

О

О

О

О

О

О

О

О "

О

О

О

О

О

О

О

" Г- " Т Т" Т"

О О

1 1

О О

0 О

О 1

0 О

О. О

О О

О 1

О 1

О 1

О 1

О 0

О 0

12á5834.18

Продолжение таблицы

Состояние адресных входов

Состояние выходов

q1 q2 (3

10

0 1

1 0

1 0

0 1

А7 Аб А5 А4 АЗ А2 А1 АО

1 0

1 1

0 0

0 0

0 0

0 1

0 1

0 0

0 0

0 0

0 0

1265834

19

Продолжение таблицы

Состояние адресных входов

Состояние выходов

А7 А6 А5 А4 АЗ А2 А1 АО Ц1 Q2 Q3

0 1 0 0 0

0 0

0 . 0

0

0

0

0

0 1

0

0

1 0

0

1 1

1 1

) 1

1 0

1 1

0 0

0 0

0 1

0 0

0 0

0 1

0 1

0 1

0 1

0 0

0 0

0 0

0 0

1265834

21,22

1 1 1 О О

1 1 1

1 О

О

О

О

О

О

О

О

О О

О

О

О

О

О

О

О

О

О

О О

О

О

О О

О О

О

О

Состояние адресных входов

О О

0 О

1 О

1. 1

О О

О О

Продолжение таблицы

Состоянйе выходов

О О

О О

О

О 1

1265834

24

Прод олже ние та блицы

Состояние адресных входов

Состояние выходов

А7 Аб А5 А4 А3 А2 А1 AO Qi 02 QÇ

1 1 1 0 0 1

1 . 1

Из таблицы видно, что на выходе

Q1 первый выход формирователя 8 сигнал уровнем логического "0", являющийся сигналом запрета выборки знакогенератора 3, формируется при состоя-. ниях "1" адресных входов А4 и А7, последнее соответствует окончанию формирования активных частей телевизионной строки (64 символа) и кадра (16 знаковых строк) .

На выходе Q2 блока 35 формируется

25 синхросмесь: строчные и кадровые син. хронизирующие импульсы (состояние логического "0" на выходе Q2). На выходе ОЗ блока 35 формируются полояилтельные импульсы сброса счетчика 10 ЗО знаков в конце телевизионной строки. Сигнал уровнем логической "i" с выхода ЯЗ блока 35 поступает на вход элемента 39 И формирователя 8, на второй вход элемента 39 И поступает 35 проинвертированный на элементе 37 НЕ стробирующий импульс с распределите}ля 15 импульсов (третий вход формиро,вателя 8 синхросигналов) .

На элементе 36 НЕ и элементе 38 И 40 выполнен предварительный анализатор, состояний двух разрядов счетчика 7, фиксирующий состояние "0", "1" разрядов 2 и 3 счетчика 7 соответственно.

Знакогенератор 3 предназначен для преобразования кода симьола, считываемого из ячейки блока 4 оперативной памяти, в код горизонтальной развертки символа в соответствии с но- 511 мером текущей телевизионной строки.

Знакогенератор 3 может быть выполнен, например, на двух стандартных микросхемах 556 РТ5, соответствующим образом запрограммированных.

Адресные входы А1 знакогенератора 3, представляющие собой объединенные одноименные входы АЗ,...,А8 (6 разрядов указанных микросхем соединены,соответственно, с 1-м—

6-м разрядами группы выходов/входов

Q/D блока 7 оперативной памяти, седьмой же разряд этой группы входов/ выходов Q/D в группе входов А1 соединен с "1"-м входом разрешения выборки одной микросхемы (У1) и "0"-м входом разрешения выборки второй (УЗ), таким образом, осуществляется выборка старшим разрядом символов, в другой — развертки цифр, спецсимволов и псевдографических символов) .

Группа адресных входов А2, представляющая собой объединенные одноименные входы АО, Af, А2, (3 разряда) микросхем, соединена с тремя разрядами счетчика 5 телевизионных строк.

Вход С$, представляет собой соединенные между собой одноименные входы разрешения выборки V 4 микросхем серии 556 РТ5 (разрешающим является уровень логического "0").

Вход CS представляет. собой соединенньа между собой одноименные входы разрешения выборки 7 микросхем 556 РТ5 (разрешающим является уровень логической "1")..

Формирователь 12 маркерного импульса, функциональная схема которого приведена на фиг.б, выполнен на элементе 40 ИЛИ, элементах 4 1. НЕ и

42 ИЛИ.

При наличии сигналов разрешения формирования маркерного импульса на первом входе формирователя 12 уровнем логического "0", признака маркера" на его втором входе 1 уровнем . логической "1" и стробирующего сигнала уровнем логического "0" на третьем входе формирователя 12 — на выходе последнего формируется сигнал с уровнем логического "0".

12658

Преобразователь 2 параллельного кода в последовательный может быть выполнен, Например, на стандартной микросхеме 133ИР 13.

Смеситель 11, функциональная схема которого приведена на фиг.7, предназначен для "замешивания" в яркостную составляющую видеосигиала, поступающего с выхода преобразователя 2, синхросмеси из строчных и кадровых 10 синхронизирующих импульсов и формирование полного видеосигнала, и может быть выполнен, например, на элементе 43 НЕ (например, стандартная микросхема 133 ЛА8), транзисторе 44 15 и режимных резисторах 45-48.

Устройство работает следующим образом.

При подаче питания устройство устанавливается в исходное состоя- 20 ние. В исходном состоянии триггер 13 находится в единичном состоянии ("1" — на прямом выходе и "0" — на инверсном), дешифратор 14 закрыт по входу "Разрешение выборки" 2 (CS 2), с третьего выхода блока 6 управления на вход "Разрешение выборки" CS-блока 4 оперативной памяти поступает сигнал разрешения с уровнем "0", на режимный V-вход блока 4 оперативной 30 памяти со второго выхода блока б управления — единичный сигнал "Чтение", а с четвертого выхода блока 6единичный сигнал блокировки выходных буферов регистра 16 по его входу разрешения выборки (CS). Таким образом, на внутреннюю шину данных открыты выходы (q/D) блока 4 оперативной памяти.

За начало формирования растра 40 (очередного полукадра) принято нулевое состояние линейки счетчиков 10 знаков, 5 телевизионных строк, 7 знаковых строк, соединенных последовательно. 45

Тактирование линейки счетчиков осуществляется от распределителя 15 импульсов, который, в свою очередь, тактируется задающим генератором 1.

Цикл работы распределителя 15, выполненного на сдвиговом регистре 32, состоит из семи тактов (семь периодов задающего генератора 1) .

При нулевом состоянии счетчика 5 телевизионных строк блоком 6 управления формируется на первом выходе управляющий код, который, поступая на первый вход мультиплексора 9 ад34

26 реса, вызывает в последнем логическое подключение входов мультиплексора 9, являющихся по сути выходами счетчи— ков 10 знаков и 7 знаковых строк, к выходам F мультиплексора 9, а следовательно, к адресным входам А блока 4 оперативной памяти. Таким об .разом, на адресные входы блока 4 оперативной памяти поступает код текущего адреса. Время выборки и преобразования кода символа определяется циклом работы распределителя 15 импульсов, В 1-м такте по заднему (положительному) фронту импульса на первом выходе распределителя 15 осуществляется приращение к счетчику 10 знаков. Через мультиплексор 9 адрес (состояние счетчиков 7 и 10) поступает на адресные входы А блока 4 оперативной памяти. Код символа, хранящийся в выбранной ячейке блока 4 оперативной памяти, с Q/D-выходов его поступает на адресные входы А1 знакогенератора 3 который открыт по входам разрешения выборки (С$1, CS2) сигналами: единичным по входу выборки CS 2 блока 4, поступающим с .первого выхода формирователя 8 синхросигналов и нулевым по входу вы борки CS1, являющимся старшим разрядом счетчика 5 телевизионных строк.

На выходе Q знакогенератора 3 формируется семиразрядный код горизон тальной развертки символа в соответствии с входным кодом символа (входы А1) и трехразрядным кодом текущей телевизионной строки (входы

А2 знакогенератора 3). Семиразрядный код развертки символа поступает на D-входы (информационные входы) преобразователя 2 параллельного ко-, да в послед оват ел ьный.

По окончании формирования предыдущего символа, т.е. в такте 7 распределителя 15 импульсов, на втором выходе распределителя 15 формируется единичный уровень, который по режимному S-входу преобразовате-. ля ? устанавливает последний в ре-— жим параллельной записи, Следующим тактовым импульсом задающего генератора 1, поступающим на С-входы синхронизации блоков преобразователя 2 и распределителя 15, осуществляется параллельная запись входной информации в преобразователь 2 (по положительному из 0 в "1 фронту импульса), Одновременно заканчива- !

1265

834

27 ется цикл работы распределителя 15 и на втором выходе его формируется нулевой уровень, перевода по S-входу преобразователь 2 в реямм сдвига вправо — начинается формирование

5 первой растровой точки, т, е. очередной цикл формирования горизонтальной развертки символа. Хранение в знакогенераторе 3 семираэрядного кода развертки символа позволяет как 10 формировать пробеловые точки по краям символа, так и исключать их (т.е. формировать уровень белого), что .позволяет расширить поле для формирования псевдографических символов.

Формируемая описанным способом последовательность импульсов, представляющая собой яркостную составляющую видеосигнала, с выхода пре20 образователя 2 поступает на второй вход смесителя 11.

Так цчкл за циклом осуществляется процесс формирования активной части телевизионной строки. По окончании формирования развертки последнего символа в телевизионной строке (64-ro символа) на первом выходе формирователя 8 формируется "0"-й уровень которым по входу выборки,С$ 2

Ф

30 запирается знакогенератор 3, и на его выходе формируется единичный сигнал, который приводит к единичному состоянию выходное состояние преобразователя 2. Поступая на второй вход. смесителя 11, этот единичный сигнал вызывает формирование уровня гашения луча телевизионного приемника на выходе смесителя 11.

Длительность гашения луча, обус40 ловленная геометрическими искажениями в краях растра, составляет 28 циклов распределителя (19,6 мкс). По достижении счетчиком 10 знаков состояния, определяющего край формируемого растра (64+10 циклов), на тре,45 тьем выходе формировате",ч 8 синхросигналов формируется нулевой уровень— передний фронт импульса вторичной синхронизации. Длительность импульса строчной синхронизации 5,6 мкс (8 циклов). По окончании импульса синхронизации продолжается гашение экрана еще в течение 10 циклов распределителя 15. По достижении счетчи. ком 10 знаков состояния, определяющего длительность полной телевизионной (единично) "строки, на втором выходе — формирователя синхросигнала формируется единичный импульс, который по R-âõîäó сбрасывает счетчик 10 знаков в исходное состояние, а к счетчику 5 телевизионных строк, связанному своим счетным,С входом со старшим разрядом счетчика 10 знаков, делается приращение + 1.

Начинается формирование следующей телевизионной строки в знаковой строке. Так цикл за циклом, строка за строкой происходит формирование горизонтальной и вертикальной разверток знаковой строки. По достижении счетчиком 5 телевизионных строк состояния, определяющего окончание вертикальной развертки символа и начала межстрочного промежутка, а именно, по достижении единичного состояния второго выхода счетчика 5 и нулевого состояния первых выходов счетчика 5, по входу разрешения выборки .

СЬ 1 осуществляется запирание знакогенератора 3. Таким образом, в течение !

8 телевизионных строк формируется вертикальная развертка знаковой строки — с нулевой по седьмую телевизионные строки (нулевая строка формируется пробеловой при формировании цифр, букв и спецсимволов на знакогенераторе 3), девятая телевизионная строка — пробеловая.

Телевизионные строки знаковой строки, с десятой по двенадцатую, являются полем "маркера", что соответствует состояниям счетчика 5 с

1001 по 1011, при этом на первых выходах блока 6 формируется управляющий код, переводящий мультиплексор 3 в режим сравнения, и при совпадении кодов текущего адреса (третий и четвертый входы мультиплексора 9) и входного адреса (второй вход мультиплексора 9) на выходе K последнего формируется единичный сигнал "Признак маркера", поступающий на второй вход формирователя 12 маркерного импул ьса .

На пятом выходе блока б, синфазно с появлением кода "Сравнение" на его первом выходе, формируется нулевой сигнал "Разрешение формирования маркера", поступающий на первый вход формирователя 12 маркерного импульса.

При наличии сигналов Признак маркера" единичного уровня на втором входе формирователя 12 и "Разрешение формирования маркера" нулевого уровня на первом входе формирователя 12

1265834

30 и при поступлении импульса синхронизации нулевого уровня на третий вход формирователя 12 (такт 1 распределителя 15) на выходе формирователя 12 формируется маркерный импульс, сбра— сывающий преобразователь 2 по его

R-входу. Таким образом, формируется маркер длительностью по горизон= тали в семь растровых точек и по вер— тикали — в три телевизионных строки. 10

При достижении счетчиком 5 состояния 1100 (единичные состояния в старших разрядах счетчика 5), т.е. сос— тояния, соответствующего тринадцатой телевизионной строке в знаковой стро- 1 ке, — первый вход блока б принимает единичное состояние и мультиплексор 9 переходит из режима Сравнение в режим трансляции на выход текущего адреса. На пятом выходе блока б фор- 2г, мируется единичный уровень запрета формирования маркерного импульса.

Тринадцатая телевизионная строка формируется как пробеловая, так как знакогенератор 3 закрыт по входу CS 1.25

По окончании формирования тринадцатой телевизионной строки счетчик 5 сбрасывается, а счетчик 7 знаковых строк, связанный счетным входом с выходом счетчика 5, увеличивает свое состояние на 1 . Устройство начинает формировать следующую знаковую строку. Так происходит формирование строки за строкой, пока не будет . сформирована последняя (16) знако- вая строка растра.

Как только состояние счетчика 7, превысит код последней знаковой стро-ки (10000) на первом выходе форми46 рователя 8 синхросигналов сформируется сигнал нулевого уровня, закры.вающий знакогенератор 3 по входу

CS 2 — начинается гашение луча но кадру, но длительности составляющее

8 знаковых строк. 8 середине пассивной части кадра на третьем вьжоде формирователя 8 формируется нулевой уровень длительностью в одну знаковую строку — кадровый синхронизирую"

50 щий импульс. По достижении счетчиком 7 состояния, соответствующего двадцати четырем знаковым строкам по приходу следующего фронта (переднего) импульс на счетном входе счетчик сбрасывается и начинается очеред- ной цикл формирования кацровой развертки. На смесителе i 1 осуществляет-1 ся "замешивание" в яркостную составляющую, поступающую с преобразователя 2 по второму входу., сигнала строч— ной и кадровой синхронизаций (сиг— нала синхросмеси), поступающего с формирователя 8 на первый вход смесителя 11 и формирование стандартного полного видеосигнала.

Временная диаграмма работы устройства в режиме записи информации с внешнего устройства управления приведена на фиг.9.

После прихода единичного импульса записи на С-вход буферного регистра 16, соединенного с входом 18 устройства, а именно, по заднему его фронту (из 1 í G") информация на

D-входах регистра 16, соединенных с информационным входом 19 устройства, фиксируется в регистре 16. Ilo этому же фронту импульса на выходе запроса" (ЗП) регистра 16 формируется нулевой уровень.

Состояние D-входа триггера !3 опрашивается в конце каждого цикла расгределктеля 15 импульсов задним (положительным) фронтом импульса на пятом выходе распредели--еля 15.

При появлении нулевого уровня на

D -входе триггера 13 положительным фронтом импульса по С вЂ вхо триггера 13, соединенного с пятьгм выходом распределителя 15, триггер 13 переводится в нулевое состояние и единичным уровнем на инверсном выходе разблокирует входной, дешифратор 14, который остается закрытым по входе

С8 1 единичным состоянием второго выхода распределителя 15.

Инвертирование состояния четвертого к третьего входов блока 6, связанных соответственно с прямым и инверсным выходами триггера 13 (нулевой уровень — на первом входе к едини чный — на втором) вызывает формирование на третьем выходе блока 6 единичного сигнала, закрывающес ес

Го по входу разрешение выборки (СБ-блок 4 оперативной памяти.„Q/D входы/выходы переводятся в третье состояние), на четвертом выходе блока 6 — н IISIIQI"о сигнала, открывающего по- входу "разрешения выборки" CS выходные буферы регистра 16, и,код символа, записанный в буферный регистр 16, выставляется на внутреннюю шину данных устройства (связь (— выходов регистра 16 с Q/D ÂõÎдами} выходами блока 4 оперативной

31 памяти, группой А — входов дешифратора 14 и группой А1 — входов знакогенератора 3.

Первый выход блока 6 управления принимает состояние, вызывающее переключение мультиплексора 9 из ре— жимов либо сравнения, либо трансляции текущего адреса, в режим трансляции входного адреса, поступающего с входа 17 устройства нг второй вход 1О мультиплексора 9. Таким образом, адресные входы А блока 4 аналоговой памяти оказываются логически подключенными к группе информационных входов мультиплексора 9 (через выходы

F мультиплексора 9), т.е. к входному адресу. Следующий такт распределителя 15 импульсов является холостым, обеспечивая необходимую задержку на время переходных процессов на 20 внутренней шине данных и выборки ячейки в блоке 4 оперативной памяти. В третьем такте распределителя 15 импульсов на втором выходе блока 6 формируется отрицательный импульс, кото- р вый по входу "разрешение выборки"

CS 1 открывает входной дешифратор 14 и в случае кода на адресных входах дешифратора 14, соответствующего коду, хранящемуся в знакогенераторе 3 (буквы, цифры, спецсимволы, псевдографические символы), на первом выходе дешифратора 14 формируется "импульс записи" отрицательной полярности, равный по длительности периоду

tt

35 задающего генератора 1. Этот импульс записи, поступающий на пятью вход блока б, вызывает на втором выходе его отрицательный импульс, равный по длительности входному, но с задержкой на,одном элементе И вЂ” и на третьем выходе блока 6. Эти два сим,вала в совокупности вызывают запись кода на Q/D входах/выходах в выбранную ячейку блока 4 оперативной памя- 4> ти.

В такте 4 распредели ля 15, являкицемся холостым, снятие "импульса записи" на пятом входе блока 6 (последнее.вызвано снятием импульса со входа разрешения выборки CS 1) вызывает единичные сигналы на втором и третьем выходах блока 6.

Блок 4 оперативной памяти запира- >> ется, так как íà его входе разрешения выборки CS устанавливается единичный уровень, так же как и на вхо834 32 де V выбора режима блока 4 оперативной памяти.

В пятом такте распределителя 15 отрицательный импульс, формирующийся на первом выходе блока 15, устанавливает по входу триггер 13 в единичное состояние (исходное состояние) что приводит блок 6 в исходное состояние, на третьем выходе блока 6 формируется нулевой уровень, устанавливая блок 4 оперативной памяти в режим считывания, на четвертом выходе блока 6 формируется единичный уровень, закрывающий выходной буфер регистра 16, при этом на выходе ЗП регистра 16 снимается сигнал "Запрос" (форйируется единичный уровень).

Управляющим сигналом первого выхода блока 6 мультиплексор 9 переключается и к адресным входам блока 4 оперативной памяти логически подключается текущий адрес (выходное состояние счетчиков 10 и 7), и осуществляется выборка текущего кода символа, по окончании цикла распределителя 15 с выхода знакогенератора 3 код горизонтальной развертки переписывается в преобразователь 2.

Таким образом, изобретение позволяет по сравнению с известным устройством устранить искажение информации, выводимой на экран при обновлении информации в блоке 4 оперативной памяти за счет введения буферного регистра 16, триггера 13, распределителя 15 импульсов и связей их с блоком 6 управления, мультиплексором

9 адреса и другими блоками устройства; расширить область применения устройства путем обеспечения возможности искусственного вытягивания знакоместа по горизонтали при необходимости формирования, помимо обычных символов, — псевдосимволов (например, сплошных горизонтальных линий) за счет конкретного исполнения знакогенератора 3 и связей его с преобразователем 2 параллельного кода в последовательный, обеспечивающих возможность хранения полного энакоместа в памяти знакогенератора 3.

Формула изобретения

Устройство для отображения информации на экране телевизионного приемника, содержащее задающий генератор,выход которого соединен с тактовым входом преобразователя кодов, инпечения возможности формирования символов без пробелов и повышения точности, в устройство введены формирователь маркерного импульса, триггер, дешифратор, распределитель импульсов и буАерный регистр, первый и второй входы которого являются соответственно вторым и третьим входами устройства, третий вход буферного регистра подключен к четвертому выходу блока управления, пятый выход которого подключен к первому входу формирователя маркерного импульса, второй вход которого подключен к управляющему выходу мультиплексора адреса, третий вход формирователя маркерного импульса подключен к перво— му выходу распределителя импульсов, соединенному с вторым входом счетчика знаков, выход формирователя маркерного импульса подключен к первому управляющему входу преобразователя кодов, второй управляющий- вход которого подключен к второму выходу распределителя импульсов, вход которого подключен к выходу задающего генератора, третий выход распределителя импульсов подключен к третьему входу формирователя синхросигналов, четвертый и пятый выходы распределителя импульсов подключены соответственно к первому и второму входам триггера, третий вход которого подключен к первому вьгходу буферного регистра, второй выход которотъз подключен к информационным входам — выходам блока памяти, подключенным к первому входу дешиАратора, второй вход которого подключен к шестому выходу распределителя импульсов, третий вход дешиАратора подключен к первому выходу триггера, соединенному с третьим входом блока управления, четвертый, вход которого подключен к второму выходу триггера., пятый вход блока управления — к первому выходу дешифратора, второй выход которого является вторым выходом устройства, 33 12б5834 формационные входы которого соединены с информационными выходами знакогенератора, адресные входы первой группы которого соединены с информационными входами — выходами блока опе- ративной памяти, адресные входы вто— рой группы знакогенератора — с выходами первой группы счетчика телевизионных строк, соединенных с первым входом блока управления, второй вход 30 которого подключен к выходам второй группы счетчика телевизионных строк, соединенным с входом счетчика знаковых строк и первым входом разрешения выборки знакогенератора, второй вход разрешения выборки которого подклю— чен к первому выходу формирователя синхросигналов, первый вход которого подключен к выходу счетчика знаковых строк, соединенному с входами первой группы входов мультиплексора адреса, входы второй группы входов которого являются первым входом устройства, входы третьей группы входов мультиплексора адреса подключены к выходу 25 счетчика знаков, соединенному с входом счетчика телевизионных строк и вторым входом формирователя синхросигналов, входы четвертой группы входов мультиплексора подключены к первым выходам блока управления, информационный выход мультиплексора адрес И подключен к адресному входу блока оперативной памяти, вход выбора режима и вход разрешения выборки блока оперативной памяти подключены соответственно к вторым и третьим выходам блока управления, первый вход счетчика знаков подключен к второму выходу формирователя синхро- @ сигналов, третий выход которого подключен к первому входу смесителя, второй вход которого подключен к выходу преобразователя кодов, выход смесителя является первым выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области

1" применения устройства эа счет обес1265834

Г

-г

Qvz.

Г

j Оходы щ ру

/Гбл Я лФ .Ч л4

Ел Ф

ИУ

1265834

& пег

/(Й 19

Htk. g

& 13

ck.Р

/&2

1265834

Nod l

Выхино Ю й©ы ЛмЫ

ВьuoA

8baoPD дыха

Выход 7

8blxa0

S,. с"

gf. 1В

&rr,3sk8

Вмф/р fj

8ã.а% х.Y Й.f к.Муму

Вы.Ф И аЮ lае44

Jan/А Ф

Высей Ю

Составитель Л,Абросимов

Техред N.Õoäàíè÷

Корректор И.Самборская

Редактор П.Коссей

Заказ 5670/50 Тираж 455 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.ужгород, ул. Проектная, 4