Устройство для дискретной регулировки фазы

 

Изобретение относится к импульсной технике и может быть использовано в системах цифровой обработки сигналов . Целью изобретения является повышение быстродействия .Для достижения цели в устройство введены D-триггеры 5 и 6 и элемент И-ИЛИ 7. Кроме того, устройство содержит 1К-триггеры 1, 3 и 4, счетчик 2. Быстродействие устройства для дискретной регулировки фазы по сравнению с прототипом повышается в 1,5 раза. Кроме того, длительность управляющих сигналов в устройстве для дискретной регулировки фазы может быть произвольной. Снизу она ограничивается минимальной длительностью импульса, необходимой для срабатывания 1К-триггера выбранной эле . ментной базы по входу С, сверху не ограничивается, если нет специальных требований по скорости сдвига фазы ( выходного сигнала. 2 ил. сл

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„Я0„„1269051

А1 (51) 4 С 01 R 25/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

Уиг. f

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3933112/24-21 (22) 23.07.85 (46) 07. 11.86. Бюл. И - 41 (72) А.Н.Николаев и А.С.Макаровский (53) 621.317.373(088.8) (56) Авторское свидетельство СССР

У 1027639, кл. G 01 R 25/00, 1982.

Авторское свидетельство СССР

Ф 779904, кл. G 01 R 25/00, 1979. (54) УСТРОЙСТВО ДЛЯ ДИСКРЕТНОЙ РЕГУ—

ЛИРОВКИ ФАЗЫ (57) Изобретение относится к импульсной технике и может быть использовано в системах цифровой обработки сигналов. Целью изобретения является повы— шение быстродействия.Для достижения цели в устройство введены D-триггеры 5 и

6 и элемент И-ИЛИ 7. Кроме того, устройство содержит IK-триггеры 1, 3 и

4, счетчик 2. Быстродействие устройства для дискретной регулировки фазы по сравнению с прототипом повышается в 1,5 раза. Кроме того, длительность управляющих сигналов в устройстве для дискретной регулировки фазы может быть произвольной. Снизу она ограничивается минимальной длительностью импульса, необходимой для срабатывания IK òðèããåðà выбранной элементной базы по входу С, сверху не ограничивается, если нет специальных требований по скорости сдвига фазы выходного сигнала. 2 ил.

1269051

Изобретение относится к импульсной технике и может быть использовано, в частности, в системах цифровой обработки сигналов.

Цель изобретения — повышение быстродействия устройства.

На фиг.1 приведена функциональная схема устройства; на фиг.2 — |зременные диаграммы работы устройст1за.

Устройство для дискретной регулировки фазы содержит первый IK-триггер 1, счетчик 2> второй 3 и третий

4 IK-триггеры, первый 5 и второй 6

D-триггеры, элемент И-ИЛИ 7. Прямой выход„первого 0-триггера 5 соединен с первыми I и К-входами первого

IK-триггера 1 объединенных с S âõîдом второго IK-триггера 3 и первым

К-входом третьего ЕК-триггера 4,инверсный выход первого D-триггера 5 соединен с первым и вторым входами элемента И-ИЛИ 7, третий вход которого соединен с инверсным выходом первого IK-триггера 1, а четвертый вход, объединенный с вторыми I-и

К-входами первого IK-триггера 1,первым К-входом второго IK-триггера 3 и Б- входом третьего IK-триггера

4, соединен с прямым выходом второго D-триггера 6, выход элемента ИИЛИ 7 соединен с Т -входом счетчика

2, выход которого соединен с выходной клеммой устройства, D-вход первого D-триггера 5, объединенный с вторым К -входом третьего IK-триггера 4, соединен с прямым выходом второго IK-триггера 3, I-вход которого соединен с клеммой логического "0", а С-вход соединен с клеммой "Добавление" устройства, D-вход второго

D òðèããåðà 6, объединенный с вторым

K-входом второго IK-триггера 3, соединен с прямым выходом третьего IKтриггера 4, I-вход которого соединен с клеммой логического 0", а С-.вход соединен с клеммой нИсключение устройства. С-входы первого IK-триггера 1, счетчика 2, первого 5 и второ— го 6 D-триггеров объединены и соединены с клеммой "Синхронизация" уст ройства.

Устройство работает следующим образом.

На С-входы первого IK-триггера 1, счетчика 2, первого 5 и второго 6

D-триггеров поступают синхроимпульсы (эпюра о,фиг.2), Пусть в исход.ном состоянии на прямых выходах вто 10

50 рого 3 и третьего 4 IK — òðèããåðîâ присутствуют логические "1" (эпюры 1зи ж, фиг.2). При этом на прямых выходах первого 5 и второго 6 D-триггеров также присутствуют логические "1" (эпюры а и >, фиг. 2), которые подтверждаются с приходом каждого очередного синхроимпульса и разрешают переключения первого IK-триггера 1. Устройство работает как обычный счетчик с коэффициентом деления 2 К,, где К„ коэффициент деления счетчика 2(эпюра фиг.2, где К, = 2).

При подаче на вход Добавление"о (эпюра Б )логического "0" на прямом выходе IK-триггера 3 в ответ на перепад "1 — О" на его С-входе появляется логический "0" (эпюра О, фиг. 2), так как íà I-входе — логический "0",на первом и втором К -входах — логические "1" (эпюры ж и 3, фиг.2). Логический О с выхода IK-триггера 3 поступает на второй K -вход IK-триггера 4, блокируя работу устройства по входу Исключение" Е . Очередным синхроимпульсом этот логический "0" вписывается в D òðèããåð 5 ° При этом на прямом выходе D-триггера 5 появляется уровень логического 0" (эпюра,фиг.

2), который, поступая íà S-вход IKтриггера 3, возвращает его в состояние логической "1" (эпюра 6, фиг.2), одновременно блокируя устройство по входу Добавление Б, а также, по— ступая на первый K-âõoä IK òðèããåðà

4, продолжает блокировку устройства по входу "Исключение" е . Следующим синхроимпульсом D-триггер 5 возвращается в исходное состояние. (эпюра ), так как на его D-входе в этот момент уже логическая "1" с выхода

IK-триггера 3 (эпюра о, фиг.2). Появившаяся на прямом выходе D†- триггера 5 логическая "1" (эпюра,фиг.

2), поступая íà S-вход IK-триггера

3 и на второй К-вход IK-триггера 4, разблокирует устройство, разрешая работу по управляющим входам Добавление" б и "Исключение" е — устройство возвращается в исходное состояние.

Таким образом, на прямом (инверсном) выходе D-триггера 5 в ответ на появление логического 0 на входе "Добавление" о устройства (эпюра

8, фиг.2) вырабатывается. отрицательный (положительный) импульс, длитель,ностью в период синхрочастоты Т

126905! строго привязан»ый к ее активным перепадам (эпюра, фиг.2).

Отрицательный импульс с прямого выхода D-триггера 5, поступая на первые I- и К-входы IK-триггера 1 (эпю- 5 ра 2, фиг.2), запрещает изменение состояния IK-триггера 1 при приходе очередного синхроимпульса (эпюра фиг.2).

Сигнал с инверсного выхода IK- !О триггера 1 (эпюра и,фиг.2) поступает на третий вход элемента И-ИЛИ 7, где складывается с положительным импульсом с инверсного выхода D-триггера 5 (эпюра д,фиг.2), поступающим 15 на первый и второй входы элемента

И-ИЛИ 7. Полученный в результате этого уровень логической "1" (эпюра к, фиг.2) поступает с выхода элемента

И;ИЛИ 7 на Т-вход счетчика 2, разре — 10 шая ему изменять свое состояние при приходе очередного синхроимпульса на

С-вход (эпюрал,фиг.2), чего не произошло бы на рассматриваемом такте

1 синхрочастоты в случае, если бы на 25 вход "Добавление" Б не был бы подан логический уровень "0".

Таким образом, в результате подачи логического уровня "О" на вход 30

"Добавление" 1 фаза выходного сигнала счетчика (эпюра Л ) изменяется (ускоряется) на 2 / 2 К, .

При подаче логического уровня 0 на вход "Исключение" е (эпюра е, 35 фиг.2) на прямом выходе ЕК-триггера

4 в ответ на перепад "! С" на его

С-входе появляется логический 0" (эпюра ж, фиг.2), так как íà I †входе — л тический "О", на первом и вто-40 ром К-входах — логические "1 (эпюра и, фиг.2). Логический "0" с выхода IK-триггера 4 поступает на второй K -вход IK òðèããåðà 5, блокируя работу устройства по входу "До- 45 бавление" о . Очередным синхроимпульсом этот логический "0" вписывается в D-триггер б. При этом на прямом выходе D-триггера 6 появляется уровень логического "О" (эпюра д, фиг.

2), который, поступая на S-вход IKтриггера 4, возвращает его в состояние логической "1" (эпюра )К,фиг.2), одновременно блокируя устройство по входу "Исключение" e, а также, по- SS ступая на первый K -вход IK-триггера

3, продолжает блокировку устройства по входу Добавление" с .

Следующим синхроимпульсом D-триггер б возвращается в исходное состояние (эпиюра g, фиг.2), так как на

его D-входе в этот момент уже логическая "1" с выхода ЕК-триггера 4 (эпюра, фиг.2). Появившаяся на прямом выходе D òðèããåðà 6 логическая "1" (эпюра >, фиг.2),поступая на S âõîä IK-триггера 4 и на второй

К-вход IK-триггера 3, разблокирует устройство, разрешая работу по управляющим входам "Добавление" о и

"Исключение" e, устройство возвращается в исходное состояние.

Таким образом, на прямом выходе

D-триггера 6 в ответ на появление логического "0 на входе "Исключениен устройства (эпюра, фиг.2) вырабатывается отрицательный импульс, длительностью в период синхрочастоты

Т,„, строго привязанный к ее активным перепадам (эпюра, фиг.2).

Отрицательный импульс с прямого выхода D-триггера 6, поступая на вторые I- и К-входы ЕК-триггера 1 (эпюра, фиг.2), запрещает измене— ние состояния IK òðèããåðà 1 при приходе очередного синхроимпульса (эпюра и, фиг.2).

Сигнал с инверсного выхода IKтриггера (эпюра и, фиг.2) поступает на третий вход элемента И-ИЛИ 7, где перемножается с отрицательным импульсом с прямого выхода D-триггера 6 (эпюра >, фиг.2), поступающим на четвертый вход элемента И-ИЛИ 7.

Полученный в результате этого уровень логического "0" (эпира к, фиг. 2) поступает с выхода элемента И-ИЛИ 7 на

Т вЂ” вход счетчика 2, запрещая ему изменять свое состояние при приходе очередного.синхроимпульса на С -вход (эпюра И, фиг.2), чего не произошло бы на рассматриваемом такте синхро4 частоты в случае, если бы на вход

"Исключение" а не был бы подан логический уровень "0".

Таким образом, в результате подачи логического уровня "О" на вход

"Исключение"е, фаза выходного сигнала счетчика 2 (эпюра, фиг.2) изменяется (замедляется) на 27Г/2 К, Таким образом, быстродействие устройства для дискретной регулировки фазы в 1,5 раза вьппе, чем у известного.

Кроме того, длительность управляющих сигналов в устройстве для диск1269051

Составитель M.Kàòàíoâà

Редактор О.Головач Техред Jl.Ñeðäþêîâà Корректор М.Демчик

Заказ 6030/47 Тираж 728 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений,и открытий

113035, Москва, H(-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, r.óæãîðîä, ул.Проектная,4 ретной регулировки фазы может быть произвольной. Снизу она ограничивается минимальной длительностью импульса, необходимой для срабатывания IK-триггера выбранной элементной базы по входу С, сверху не ограничивается (если нет специальных требований по скорости сдвига фазы выходного сигнала).

Ф о р м у л а и з о б р е т е н и я

Устройство для дискретной регулировки фазы, содержащее три IK-триггера и счетчик, С-вход которого соединен с С-входом первого 1К-триггера и входной клеммой синхронизации устройства, о т л и ч а ю щ ее с я тем, что, с целью повышения быстродействия, в него введены два

D-триггера и элемент И-ИЛИ, причем прямой выход первого D-триггера соединен с первыми I- и К-входами первого IK-триггера, с S-входом второго IK-триггера и первым К-входом третьего IK — триггера, инверсный выход первого D-триггера соединен с первым и вторым входами элемента

И-ИЛИ, третий вход которого соединен с инверсным выходом первого 1Ктриггера, четвертый вход, объединенный с вторыми I- и К-входами первого

IK-триггера, первым К-входом второго IK-триггера и S-входом третьего

IK-триггера, соединен с прямым выходом второго D-триггера, выход элемента И-ИЛИ соединен с Т-входом счет1О чика, выход которого соединен с гыходной клеммой устройства, D-вход первого D òðèããåðà, объединенный с вторым К-входом третьего IK-триггера, соединен с прямым выходом второ1 го IK-триггера, I — вход которого соединен с клеммой логического 0", а

С-вход соединен с входной клеммой Добавления" устройства, при этом

D-вход второго D-триггера, объеди20 ненный с вторым К-входом второго

IK-триггера, соединен с прямым выходом третьего IK — триггера, I-вход которого соединен с клеммой логического 0", а С-вход соединен с вход25 ной клеммой "Исключения" устройства, С-входы первого и второго D òðèããåров соединены с клеммой синхронизации устройства.