Двумерный линейный интерполятор

 

Изобретение относится к средствам обработки экспериментальной информации. Целью изобретения является повышение точности и расширение области применения за счет реализации значений функции в произвольной последовательности точек. Предлагаемьй интерполятор содержит два счетчика 1, 2, блок 8 памяти, блок -9 постоянной памяти, блок 18 управления, трехвходовый сумматор 17 пять регис1т ов 3-7, блок 14 элемен7 тов НЕ, четьфе мультиплексора 10-13 и два умножителя 15, 16. Указаннаяi совокупность признаков позволяет достигнуть цель изобретения. 3 ил. (Л С ки ipuz.f тг

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ÄÄSUÄÄ 1269152 А1 (5D 4

ОПИСАНИЕ ИЗОБРЕТЕ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и v ьх av

l7уск .т

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3847553/24-24 (22) 22.01.85 (46) 07.11.86. Бюл. В 41 (71) Ленинградский институт авиационного приборостроения (72) Д.IO.Kðàñíûõ, Ю. А.Корнеев, . Д.В.Шумилин, Н.Н.Козлов и Д.В.Захаренков (53) 681. 14 (088. 8) (56) Патент. Великобритании

В 1413045у кл. С 06 F 15/353у 1975.

Авторское свидетельство СССР

Ф 942040, кл. G 06 Р 15/353, 1982. (54) ДВУМЕРНЫЙ ЛИНЕЙНЫЙ ИНТЕРПОЛЯТОР (57) Изобретение относится к средствам обработки экспериментальной информации. Целью изобретения является повышение точности и расширение области применения за счет реализации значений функции в произвольной последовательности точек.

Предлагаемый интерполятор содержит два счетчика 1, 2, блок 8 памяти, блок 9 постоянной памяти, блок 18 управления, трехвходовый сумматор 17 пять регистров 3-7, блок 14 элемен-, тов НЕ, четыре мультиплексора 10-13 и два умножителя 15, 16. Указаннаясовокупность признаков позволяет достигнуть цель изобретения. 3 ил.

1269152

Изобретение относится к цифровой вычислительной технике и автоматике, может быть использовано в качест. ве самостоятельного устройства или в составе аппаратуры для решения специальных задач и предназначено для линейного интерполирования функции двух переменных.

Цель изобретения — повышение точности, расширение области применения ,за счет реализации значений функции в произвольной последовательности

I точек, заданных своими координатами.

Интерполятор осуществляет кусочно-линейную интерполяцию функции

Z(x, у), заданной значениями Z< < = l

= Z(x.„, у ), в дискретных узлах, расположенных равномерно с шагом дх = х „- х„по оси X и ду -- у„,— — у по оси Y. Координаты X u Y npu

1 интерполяции задаются номерами интервала интерполяции i, j (причем х„<х < х,, у «y ) и координатами интерполируемой точки u = х— х„, v = у — у„ . Тогда кусочно-линейная интерполяция может быть осуществлена в соответствии с выражением

Z=Z+(Z — Z) ° — (1)

1

1 ду ) Теперь, например, выражение (2) можно представить следующим образом, = — и ;(Z" — Т»„- i) +

1 — — (Z, ч

zn j ) +Z."I +Z.

»н,3

"I„„+ ZÄ.Ä,. IÄÄ + Е,;), (4) где I (2" — I 1) — обратный код числа I„

Пусть значения Z заданы двоич1 ными кодами разрядностью » . Так как

u/дх и v/ду меньше единицы, то для . представления этих значений кодами разрядностью и введем переменные

1 1 1 — (Е. l Тон ) + 2», (Еj+<1 т»,) +, . (Z )) . (5) 20

При этом абсолютная ошибка в определении Z составит д = 3/2" единиц младшего разряда. Чтобы ошибка не превышала одной единицы младшего разряда, необходимо взять )1= и -2 (д= 0,75). Заметим, что при этом в третьем слагаемом надо учитывать только два старших разряда, .а в окончательном результате отбросить два младших разряда. Аналогично преобразуются и выражения (1) и (3),.

На фиг. 1 представлена схема устройства, на фиг. 2 — схема блока уп35 равления; на фиг. 3 - диаграмма его работы.

Устройство (фиг. 1) содержит первый 1 и второй 2 счетчики, первый 3, 40 второй 4, третий 5 четвертый 6 пя1 У Э тый 7 регистры, блок 8 памяти, блок

9 постоянной памяти, первый 10, второй 11, третий 12., четвертый 13 мультиплексоры„ блок 14 элементов НЕ, первый 15 и второй 16 умножители, трехвходовой сумматор 17,блок 18 управления.

Блок 18 управления (фиг. 2) содержит счетчик 19 тактов, первый 20, второй 21 и третий 22 элементы ИЛИ-НЕ

50 первый 23, второй 24 и третий 25 элементы НК. Для увеличения быстродействия при операциях умножения и сложения используются комбинационные схемы, а

55 для определения I» (J»„) — блок постоянной памяти. В блоке постоянной памяти в виде матрицы занесены предварительно вычисленные значения

Аналогично преобразуются и выражения (1 ) и (3).

При заданных дх, ду, i j u, ч вычисление значения Z требует выбор-5 ки значений функций Z;;, Z;,,)

11 + 1 + 1 определения величины I и J, реализации операций умножения и сложения и операции сдвига результатов вправо на и разрядов, Для уменьшения разрядности при суммировании произведем предварительный сдвиг каждого слагаемого выражения (4) на х разрядов (т.е. отбросим младших разрядов). Тогда выражение (4) примет окончательный вид

1269152

I (J ) для возможных пар (х и и (ьу и v). Требуемый объем блока постоянной памяти равен ((1х лу) и-разрядных чисел.

Интерполятор работает следующим 5 образом

После подготовки очередных входных данных i j, u, ч внешним устройством с него приходит сигнал запуска цикла интерполяции "Пуск".

Этот сигнал сбрасывает счетчик 19 тактов в блоке управления в "0" и держит его в этом состоянии. После снятия сигнала "Пуск" счетчик 19 начинает считать импульсы Р и совместно с элементами ИЛИ-НЕ 21 и 22 и элементами НЕ 23-25 вырабатывает в соответствии с диаграммой управлякщие сигналы С1-С5. При этом весь цикл разбивается на шесть тактов. В шестом такте на выходе элемента

ИЛИ-НЕ 21 вырабатывается сигнал приз кака окончания интерполяции устройства КИ, который блокирует прохождение . импульсов У через элемент ИЛИ-НЕ 20, 25 что приводит к остановке счета и сохранению состояния всех сигналов до прихода следующего импульса "Пуск", сигнал КИ выдается во внешнее устройство и соответствует окончанию цикла интерполяции.

В первом такте во время действия сигнала "Пуск" происходит запись значений i j u u v в счетчики 1 и 2 и регистры 6 и 7 соответственно.

Выходы счетчиков 1 и 2 определяют адрес (i, j) ячейки блока 8 памяти,,и так как,в это время С3=1, в регистр

3 переписывается значение Zg(. Во втором такте СЗ=О и регистр 3 закрыт для записи, а положительный фронт сигнала С1 увеличивает на единицу значения числа в счетчике 1, при этом на выходе блока 8 памяти оказывается значение Z; . Так как до

45 пятого такта С5--1, с выходов мультиплексоров 11 и 13 подаются на блок

9 постоянной памяти адреса ах и и, из блока постоянной памяти на умножитель 15 значение I«, а на умножитель 16 после блока 14 элементов

НŠ— значение I g . В качестве вторых сомножителей на умножитель 15 через мультиплексор 12 поступает значение

Z„ ; из блока 8 памяти, а на умно- 55 житель 16 через мультиплексор 10— значение Z „; с регистра 3. На выходах умножителей ((младших разрядов не используется, чем обеспечивается (Т\ деление результатов на 2 . Эти результаты поступают на первый и (второй входы трехвходового сумматора

17, а на два младших разряда третьего входа подаются.с мультиплексора

12 два старших разряда числа Z, Vh

4 т.е, значение Z; /2, на старшие разряды третьего входа трехвходового сумматора подается уровень логического "0", на выходе трехвходового сумматора отбрасываются два младших разряда, т.е. происходит деление на 2, в результате чего на выходе интерполятора в соответствии с выражением (5) получается значе- ( ние Z . Так как в это время сигнал

С4=1, значение Z записывается в регистр 4, В третьем такте сигнал С4=0, что запрещает в дальнейшем запись в регистр 4, положительный фронт импульса С2 снова устанавливает на счетчике 1 значение i а на счетчике 2 — значение j + 1. Так как в этом такте сигнал СЗ= 1, выбранное из блока 8 памяти значение Z (((4 1 записывается в регистр 3. В четвертом такте положительный фронт импульса

С1 устанавливает на счетчиках 1 и

2 значения i + 1, j + 1, что приводит к извлечению из блока 8 памяти значения Z„4, „,, при этом на выхо(.4((J(1 У де интерполятора (аналогично такту два) появляется значение Е, Однако в этом такте С4=0 и значение Z . sa2. писывается только в регистр 5. В пятом такте С5=0, что приводит к переключению всех мультиплексоров и запрету записи в регистр 5, при этом из блока 9 постоянной памяти поступает значение Т, определяемое величинами ьу и v, а на умножители поступают из регистров 4 и 5 значения Z u Z соответственно. В этом .такте, аналогично тактам два и четыре, определяется окончательное значение Z, которое до следующего импульса "Пуск" не изменяется, так как остаются неизменными сигналы

C5=0 С4=0.

Формула изобретения

Двумерный линейный интерполятор, содержащий первый и второй счетчики, блок памяти, первый, второй и третий регистры, трехвходовый сумматор, 269 блок управления, причем вход тактовых. импульсов блока управления подключен к входу такт оных импул ьс он интерполятора, первый выход блока управления соединен с суммирующим входом первого счетчика, второй выход блока управления соединен со счетным входом второго счетчика, третий выход блока управления соединен с входом записи первого регистра, четвертый выход блока управления подключен к входу записи второго регистра, пятый выход блока управления соединен с входом записи третьего регистра, выход первого счетчика подключен к первому адресному входу блока памяти, второй адресный. вход которого соединен с выходом второго счетчика, выход блока памяти под1ключен к информационному входу первого регистра, выход трехвходового сумматора соединен с информационным входом второго регистра, о т л и— чающийсятем9что9сцельяО повышения точности, расширения: области применения эа счет реализации значений функции в произвольной последовательности точек, заданных своими координатами, в него введе:ны четвертый и пятый регистры, первый, второй, третий, четвертый мультиплексоры, блок постоянной памяти, блок элементов НЕ, первый и второй умножители, причем выходы первого и второго умножителей соединены соответ35 стненно с входами первого и второго слагаемых трехнходозого сумматора, выход блока постоянной памяти соединен с входом первого сомножителя первого. умножителя и с входом блока элементов НЕ, выход которого соеди- нен с входом первого сомножителя второго умножителя, вход младших разрядов второго сомножителя которого соединен с выходом млацших разрядов первого мультиплексора, выход старших разрядов которого соединен с входом старших разрядов второго сомножителя второго умножителя и с входом разрядов третьего слагаемого

„трехвходового сумматора, вход стар50 ших разрядов третьего слагаемого которого соединен с входом нул:евого потенциала интерполятора, выход первого регистра подключен к первому информационному входу первого мультиплексора, второй информационный вход которого подключен к выходу второго регистра, управляющий вход

Ь первого мультиплексора соединен с управляющими входами второго, третьего, четвертого мультиплексоров и пятым выходом блока управления, вход запуска которого соединен с входом запуска интерполятора, с входами обнуления первого и второго счетчиков, с. входами записи четвертого и пятого регистров, информационные входы первого и второго счетчиков соединены соответственно с входом номера интервала интерполяции по оси Х и входом номера интервала интерполяции по оси 7 .интерпопятора, а информационные входы четвертого и пятого регистров соединены соответственно с входом значения координаты интерполируемой точки по оси Х и с входом значения координаты интерполируемой точки по оси Y интерполятора, вход шага между узлами интерполяции по оси Х и вход шага интерполяции по оси У интерполятора соединены соответственно с первым и в горым информационными входами четвертого мультиплексора, выход которого соединен с входом младших разрядов адреса блока постоянной памяти, вход старших разрядон.адреса которого подключен к выходу второго мультиплексора, первый и второй ичформационные нходы которого соединены соответственно с выходами четвертого и пятого регистров, второй выход блока управления соединен с вычитающим входом п.ервого счетчика, а шестой выход блока управления сое° динен с выходом признака окончания интерполяции интерполятора, выход блока памяти: соединен с первым информационным входом третьего мультиплексора, второй информационный вход которого подключен к выходу третьего регистра, а выход - к входу второго сомножителя первого умножителя ин9 формационный вход третьего регистра соединен с выходом трехвходового сумматора и выходом кода значения функции интерполятора, при этом блок управления содержит счетчик тактов, первый, второй и третий элементы

HJIH-HE, первый, второй и третий элементы НЕ, выход первого разряда счетчиКа тактов соединен с первым выходом блока .управления, второй выход которого соединен с выходом второго разряда счетчика тактов, с входом первого элемента НЕ и с первым входом первого элемента ИЛИ-НЕ, второй вход которого соединен с выходом третьего

1269152

7 разряда счетчика тактов и с входом второго элемента НК, выход которого соединен с первым входом второго элемента ИЛИ-НЕ, второй вход которого соединен с выходом первого элемента НЕ, выход первого разряда счетчика тактов соединен с входом третье.

ro элемента НЕ, выход которого соединен с третьим выходом блока управления, выходы первого и второго эле- 10 ментов ИЛИ-НЕ соединены с .четвертым и шестым выходами блока управления соответственно, кроме того, выход второго элемента ИЛИ-НЕ соединен с первым входом третьего элемента

ИЛИ-НЕ, выход которого подключен к счетному входу счетчика тактов, вход обнуления которого подключен к входу запуска блока управления, синхровход блока управления подключен к второму входу третьего элемента

ИЛИ-НЕ, выход второго элемента НЕ подключен к пятому выходу блока управления.

1269152

Составитель В.Коряковцев

Te ðeä И.Ходанич Корректор JI.Пилипенко

Редактор А.Шишкина

Заказ 6038/52

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4