Устройство для передачи и приема информации

 

Изобретение относится к электросвязи и может использоваться в цифровых системах и сетях связи. Изобретение позволяет повысить помехоустойчивость по сравнению с устройствами, использующими процедуру обмена данными HDLC. На передающей стороне устройства формируется 16-битовая кадровая синхрогруппа 0010101011C 10101 с корневой частью, включающей первые 13 бит, и суффиксом, включающим три последние бита. Передаваемые данные формируются источником в кадры по N бит в каждом, кадровая си1асрогруппа разграничивает начало и конец каяздого кадра. Последовательность данных может включать любую конфигурацию битов.и, чтобы не допустить ошибочного опознания кадровой синхрогруппы на приемной стороне, передающая сторона анализирует их содержание и вставляет дополнительные биты в случае, если последовательность данных полностью совпадает с корневой частью кадровой синхрогруппы или отличается от нее на один или два бита. Приемная сторона удаляет дополнительные биты и восстанавливает переданные данные. Устройство, содержит на передающей стороне источник инфор). (Л мации, блок задержки, блок сравнения, анализатор результатов сравнения, хронизатор битстафинга, синхронизатор , элемент ИЛИ, генератор синхрогруппы и регистр, канал связи и на приемной стороне - анализатор синхрогруппы , блок задержки, блок памяти, блок сравнения, анализатор результата сравнения, хронизатор битстафинга , синхронизатор и приемник информации . 3 з.п. ф-лы, 10 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И> (59 4 G 08 С 19 28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3856795/24-24 (22) 21.12.84 (46) 07.11.86. Бюл. N 41 (7t) Московский институт инженеров гражданской авиации (72) Л.Ф.Горшков и В.В.Малеженков (53) 621.398(088.8) (56) Дэвис Д,, Барбер Д. и др. Вычислительные сети и сетевые протоколы.—

M.: Мир, 1982, с. 238-240, рис,6.9.

Тутевич В.Н.. Телемеханика. — М.:

Энергия, 1973, с. 121, рис. 5-11à. (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА ИНФОРМАЦИИ (57) Изобретение относится к электросвязи и может использоваться в цифровых системах и сетях связи. Изобретение позволяет повысить помехоустойчивость по сравнению с устройствами, использукщими процедуру обмена данными HDLC. На передающей стороне устройства формируется 16-битовая кадровая синхрогруппа 0010101011010101 с корневой частью, включающей первые

13 бит, и суффиксом, включающим три последние бита. Передаваемые данные форйируются источником в кадры по

N бит в каждом, кадровая синхрогруппа разграничивает начало и конец каждого кадра. Последовательность данных может включать любую конфигурацию битов.и, чтобы не допустить ошибочного опознания кадровой синхрогруппы на приемной стороне, передающая сторона анализирует их содержание и вставляет дополнительные биты в случае, если последовательность данных полностью совпадает с корневой частью кадровой синхрогруппы или отличается от нее на один или два бита. Приемная сторона удаляет дополнительные биты и восстанавливает переданные данные. Устройство содержит на передающей стороне источник инфор.— мации, блок задержки, блок сравнения, анализатор результатов сравнения, хронизатор битстафинга, синхронизатор, элемент ИЛИ, генератор синхрогруппы и регистр, канал связи и на приемной стороне — анализатор синхрогруппы, блок задержки, блок памяти, блок сравнения, анализатор результата сравнения, хронизатор битстафинга, синхронизатор и приемник информации. 3 э.п. ф-лы, 10 ил.

1269174

Изобретение относится к электросвязи и может использоваться в цифровых системах и сетях связи.

Цель изобретения — повышение помехоустойчивости устройства. 5

На фиг.1 показана структурная схеI ма устройства; на фиг. 2 — схема процесса формирования кадровой посылки; на фиг.3 — - функциональная схема блска

ll0 задержки, блока сравнения и блока памяти; на фиг.4 — функциональная схема анализатора результата сравне— ния; на фиг.5 — временные диаграммы, поясняющие функционирование анализатора результата сравнения ; на фиг.6

15 функциональная схема генератора импульсов, делителя частоты и хронизатора битстафинга; на фиг.7 — временные диаграммы, поясняющие функционирование хронизатора битстафинга; на фиг ° 8 †.функциональная схема регистра, элемента ИЛИ и генератора кинхрогруппы; на фиг.9 — функциональная схема анализатора синхрогруппы; на

25 фиг.10 — схема процесса формирования кадровой посылки в базовом объекте.

Устройство для передачи и приема информации (фиг.1) содержит на передающей стороне 1 источник 2 информации, блок 3 задержки, блок 4 памяти, ЗО блок 5 сравнения, анализатор 6 результата сравнения, хронизатор 7 битстафинга, синхронизатор 8, выполненный на генераторе 9 импульсов и делитель 10 частоты, элемент ИЛИ 11, ге- 35 нератор 12 синхрогруппы и регистр 13, канал 14 связи и на приемной стороне 15 — анализатор 16 синхрогруппы, блок 17 задержки, блок 18 памяти, блок 19 сравнения, .анализатор 20 ре- 4О зультата сравнения, хронизатор 21 битстафинга, синхронизатор 22, выполненный на генераторе 23 импульсов и делителе 24 частоты, и приемник 25 информации. 45

Блок 3 задержки (фиг.3) содержит элемент ИЛИ 26 и регистр 27. Блок памяти содержит двухвходовые элементы И 28. Блок 5 сравнения содержит сумматоры 29 по модулю два. 50

Анализатор 6 результата сравнения (фиг.4) содержит регистр 30, элемент

И 3 1, счетчик 32 и дешифратор 33.

Генератор 9 импульсов (фиг.б) содержит элементы И-HE 34-37 и конден- 55 сатор 38. Делитель 10 частоты содержит счетчик 39 и элемент И 40. Хронизатор 7 битстафинга содержит счетчики 41 — 43 импульсов, триггеры 4446, элементы И 47 — 51 ч элемент

ИЛИ 52.

Генератор 12 синхрогруппы (фиг.8) содержит элемент И 53 и регистр 54.

Анализатор 16 синхрогруппы (фиг.9) содержит регистр 55, элемент НЕ 56, элементы И 57-60 и элемент ИЛИ 61.

Работа устройства поясняется схемой (фиг.2).. На передающей стороне 1 формируется 16-битовая кадровая синхрогруппа 0010101011010101 с корневой частью, включающей первые 13 бит 00 f 0101011010 и суффиксом, включающим три последних бита 101 (фиг.2q). Данные, передаваемые от источника 2 к приемнику 25 по каналу

14 связи, формируются источником 2 в кадры по N бит в каждом (фиг.25), кадровая синхрогруппа разграничивает начало и конец каждого кадра (фиг. 2 2), Последовательность данных может включать любую конфигурацию битов и чтобы не допустить ошибочного опознания кадровой синхрогруппы на приемной стороне 15, ко всем содержаниям посылок данных применяются следующие правила: передающая сторона 1 до передачи данных анализирует их содержание и вставляет три бит=. 010 (инверсных суффиксу кадровой синхрогруппы) непосредственно после каждой серии из

13 бит, полностью совпадающих с корневой частью кадровой синхрогруппы, или вставляет два бита 01 непосредственно после каждой серии из 13 бит, отличающихся только в одной позиции от корневой части кадровой синхрогруппы, или вставляет один бит О непосредственно после каждой серии из

13 бит, отличающихся только в двух позициях от корневой части кадровой синхрогруппы (фиг.26); приемная сторона 15 анализирует содержание полученных посылок (фиг.2 ) и удаляет три бита 010, которые следуют непосредственно за. серией из 13 бит, полностью совпадающей с корневой частью кадровой синхрогрупгы, или удаляет два бита 01, которые следуют непосредственно за серией из l3 бит, отличающейся только в одной позиции от корневой части кадровой синхрогруппы, или удаляет один бит О, который следует непосредственно за серией„ отличающейся только в двух позищ!ях от корневой части еадрОвой сll II хрогруппы (фиг.2e).

Устройство работает следующим образом.

На передающей стороне 1 источник 5

2 формирует данные в кадры по N бит в каждом и признак кадра (второй выход), который запускает генератор 12 синхрогруппы. Генератор 12 синхрогруппы посылает через элемент ИЛИ 11 в канал 14 связи последовательность

0010101011010101 со скоростью, определяемой тактовой частотой F, вырабатываемой делителем 10 частоты. Затем источник 2 отключает признак начала кадра, и данные от источника 2 (первый выход) со скоростью, также определяемой тактовой частотой F по которой управляет хронизатор 7 битстафинга, поступают одновременно на вход блока 3 задержки на 13 бит и через элемент ИЛИ 11 — в канал 14 связи. Содержимое блока 3 задержки с каждым тактом частоты Fy сдвигается на один бит: самый старый по вре5 мени поступления бит 13-ro разряда теряется, а новый бит с выхода источни— ка 2 записывается в первый разряд.

Затем содержимое блока 3 задержки сравнивается побитно в блоке 5 срав- )О нения с содержимым блока 4 памяти, который хранит константу

0010101011010, представляющую собой корневую часть кадровой синхрогруппы.

Анализатор 6 результата сравнения вырабатывает один из трех признаков: содержимое блока 3 задержки совпадает во всех позициях с содержимым блока 4 памяти (первый выход) и необходимо вместо очередных трех битов gp данных послать в канал 14 связи три бита вставки 010 содержимое блока 3 задержки отличается в одной позиции от содержимого блока 4 памяти (второй выход) и не в д обходимо вместо очередных двух битов данных послать в канал 14 связи два бита вставки 01; содержимое блока 3 задержки отличается в двух позициях от содержимого о блока 4 памяти (третий выход) и необ-. ходимо вместо очередного бита данных послать в канал 14 связи один бит вставки О.

Отсутствие признаков на всех трех выходах анализатора 6 результата .сравнения сигнализирует о том, что содержимое блока 3 задержки отличахорнеllol1 iBcTH кадровой сиHв хрогруппы более, чем в двух позициях, и операция бптстафинга запрещена.

Скорость работы анализатора 6 реэультата сравнения определяется частотой Frs = 16 F .генератора 9 импульсов, так что за период тактовой частоты анализатор 6 успевает полностью обработать результат побитного сравнения текущего блока данных с корневой частью кадровой синхрогруппы.

В зависимости от результата сравнения хрониэатор 7 битстафинга (первый выход) запрещает поступление на источник 2 трех, двух или одного импульсов. тактовой частоты F чем обеспечивается запрет появления на выходе источника 2 очередных трех, двух или одного битов данных. Одновременно по результату того же сравнения хронизатор 7 битстафинга (второй выход) разрешает поступление на регистр 13 вставки битов трех, двух или одного сдвигающих импульсов, синхронных с тактовой частотой F

Этим обеспечиваетея синхронизация во времени операции битстафинга с работой источника 2.

С выхода регистра 13 биты вставки

010,01,0 поступают через элемент

ИЛИ 11 в канал 14 связи и одновременно на второй вход блока 3 задержки, так как для правильного осуществления операции битстафинга необходимо, чтобы биты вставки также участвовали в анализе наравне с битами данных.

Так как во время операции битстафинга данные с выхода источника 2 не поступают, то биты вставки 0 10, 01, О беспрепятственно сдвигают серию . данных, находящихся в блоке 3 задержки, соответственно на три, два или один бит и принимают участие в дальнейшем анализе на совпадение с корневой частью кадровой синхрогруппы.

Для восстановления после каждой операции битстафинга исходного состояния 010 регистра 13 хрониэатор 7 битстафинга вырабатывает сигнал записи (третий выход), который поступает в регистр 13 перед сдвигом на три разряда при вставке битов 010, либо перед сдвигом на два разряда при вставке битов 01, либо перед сдвигом на один разряд при вставке бита О.

Таким образом все данные, сформированные источником 2 в кадр, послекоторый поступает на тот же вход, приемника 25 и служит запрещением для приема данных.

Через 16 тактов частоты F после начала кадровой синхрогруппы прием-. ник 25 начинает принимать данные, которые поступают на его вход из канала 14 связи через анализатор 16 синхрогруппы и блок 17 задержки.

Хрониэатор 21 битстафинга управляет тактовой частотой Р, поступающей на вход блока 17 задержки и вход приемника 25.

Операция удаления битов, вставленных при передаче, осуществляется следующим образом. Если после сравнения в блоке 19 очередной серии данных из 13 бит, находящихся в блоке )7 задержки, с корневой частью кадровой синхрогруппы, хранящейся в блоке 18 памяти, анализатор 20 результата сравнения вырабатывает признак на одном из трех своих выходов, то на выходе хрониэатора 21 битстафинга исключаются три, два или один импульс тактовой частоты

F, что запрещает прием соответственно трех, двух или одного бита данных приемником 25 и одновременно запрещает продвижение серии данных в блоке 17 задержки, поэтому поступающие из канала 14 связи на вход блока задержки три, два или один биты вставки теряются, Блок 3 задержки (фиг.3) реализован на 13 разрядном универсальном регистре 27. В последовательном режиме работы (режиме сдвига) инфор- мация подается на вход,71, синхронизация осуществляется по входу С1, импульсами положительной полярности, на входах V2, С2 — уровни логического "0 (т.е. потенциал "земли").

Блок 4 памяти (фиг.3) реализован на 13 двухвходовых элементах И 28.

На объединенные входы элементов постоянно подается либо пбтенциал "земли" (уровень логического "О"), либо положительный потенциал источника питания (уровень логической "1") .

На выходах элементов И 28 устанавливается постоянный код,.соответствую35 щий коренной части кадровой синхрогруппы.

Блок 5 сравнения (фиг.3) реализован на 13 сумматорах 29 по модулю 2.

На первый вход каждого. сумматора 29 подается разряд данных lg а на вто5 1269 174 Ь довательно,, бит за битом, анализируются на передающей стороне 1 устройства на наличие серий, совпадающих с корневой частью кадровой синхрогруппы или отличающихся от нее в одной или двух позициях, а затем кодируются путем вставки битов О, 01 или 010 так, что в кадре данных, поступающих в канал 14 связи, не найдется ни одной серии из 16 бит, которая 1О отличалась бы от кадровой синхрогруппы менее, чем в трех позициях.

По окончании передачи кадра данных источник 2 вырабатывает признак конца кадра, аналогичный признаку нача- 15 ла кадра (второй выход), который также запускает генератор 12 синхрогруппы, и закрывающая кадр данных синхрогруппа 0010101011010101 поступает через элемент ИЛИ 11 в канал 14 связи. 20

Из канала 14 связи кадровая посыпка, обрамленная синхрогруппами

0010101011010101 поступает на приемную сторону 15 устройства на вход анализатора 16 гинхрогруппы, где 25 осуществляется ее задержка на три бита, и далее на вход блока 17 задержки.

Блоки 3-10 приемной стороны работают аналогично блокам 17-24 передаю- 5б щей стороны 1 устройства. С приходом

16-ro бита из канала 14 связи три последних бита находятся в анализаторе 16 синхрогруппы, а первые 13 бит — в блоке 17 задержки, и если они полностью совпадают с коренной частью кадровой синхрогруппы или отличаются от нее не более, чем в двух позициях, то на одном из выходов анализатора 20 появляется резуль- щб тат сравнения. Одновременно в.ана,лизаторе 16 синхрогруппы осуществляется анализ последних трех бит на соответствие их суффиксу 101 син-, хрогруппы. Если результат такого 45 анализа положительный и по одному иэ трех выходов анализатора 20 результата сравнения поступает в анализатор 16 синхрогруппы признак сравнения, то анализатор 16 синхрогруппы 50 вырабатывает сигнал начала кадра, который поступает на вход приемника

25 и служит разрешением для приема данных.

Аналогично производится анализ 55 закрывающей кадр данных синхрогруппы, при этом анализатор 16 синхрогруппы вырабатывает сигнал окончания кадра, 7 1269 рой его вход соответствующий разряд константы с„. При d = с„ на выходе сумматора 29 уровень логического 0", при d „ ф с — уровень логичес1 кой "1". Таким образом, с каждым тактом частоты F число единиц на тринадцати выходах блока 5 определяет число несовпадающих позиций в очередной серии данных.

Анализатор 6 результата сравнения 10 (фиг.4) реализован на универсальном регистре 30, элементе И 31, счетчике

32 по модулю 4 и дешифраторе 33 "2 4". На информационные входы D1-D13 регистра 30 поступают логические "t" 15 с тех сумматоров 29 по модулю 2 блока 5, где соответствующие биты .данных и константы не совпадают. В парал- . лельном режиме работы (режим "Записи чисел") регистра 30 71 = О, С! = 20

= 0; Ч2 из 1, С2 из 1, т.е, синхронизация осуществляется по входу С2 и с каждым тактом частоты F информация на D1-013 записывается в регистр

30 и появляется на его соответствую- 25 щих параллельных выходах 1-13. Затем информация сдвигается частотой Р„„=

16 ° Р (синхровход С2) и в течение тринадцати тактов Fru поступает уже в последовательном коде с выхода З0 t3-го разряда регистра 30 через элемент И 31 на счетный вход "T" счетчика 32. Подсчитанное число единиц

N дешифрируется дешифратором 33, так что если И = О, то появляется "1" на первом выкоде, если N = 1, то на втором выкоде, если N = 2, то на третьем выходе, если N > 4, то на четвертом выходе появляется "1", которая блокирует вход счетчика 32. Каждым тактом частоты Р производится установка в "0" счетчика 32. На фиг.5 показаны временные диаграммы работы анализатора 6 результата сравнения для случая, когда уровни логической

"1" присутствуют на входах D2 и D3 регистра 30. Диаграммы а,K показывают соотношение частот тактовой и генератора 9 импульсов. Диаграммы

3,4 показывают запись единиц в регистр 30, 0 — продвижение этих сигналов по регистру 30. Диаграмма е показывает сигналы на входы счетчика

32, жи з, — на его выходах. Диаграммы и, к, л, м поясняют работу дешифратора 33 для данного случая.

Хронизатор 7 битстафинга (фиг.6) реализован на трех счетчиках: 4 1

174 8 (делитель чатоты на 2), 42 (делитель на 3) и 43 (делитель на 4), трех

RS-триггерах 44-46, элементах И 4751 и на элементе ИЛИ 52. Счетчик 4t триггер 44 и элемент И 47 формируют временное "Окно", включающее один импульс частоты F, если на вход 1 поступает признак (логическая "1") из анализатора 6 результата сравнения полного совпадения d„ = с . Счетчик 42, триггер 45 и элемент И 48 формируют временное "Окно", включающее два импульса частоты Р, если на вход 2 поступает признак отличия

С< 7 -.1. 13 " (о;1 = 1 13 в одной позиции. Счетчик 43, триггер

46 и элемент И 49 формируют временное "Окно", включающее три импульса частоты F„,если на вход 3 поступает признак отличия (d;t, i = 1,13 от (с;, i = 1, 13 в двух позициях. Эти сигналы, объединенные элементом

ИЛИ 52, используются в качестве синхросигналов, осуществляющих сдвиг в регистре 13 битстафинга.

Элемент И 50 формирует сигнал

"Записи" для регистра 13, а элемент

И 51 формирует временное "Окно" для запрета прохождения одного, двух или трех импульсов частоты F, которое используется на передающей стороне 1 устройства для запрета передачи на время операции битстафинга, а на приемной стороне 15 — для удаления вставленных битов и запрета приема на это время. На фиг.7 показаны временные диаграммы, поясняющие функционирование хронизатора 7 битстафинга для случая, когда логическая

" 1" присутствует на входе 2.

Регистр 13 вставки битов (фиг.8) реализован на трехразрядном универсальном регистре. На входах 21-23 всегда присутствует константа 010 и вписывание ее в регистр 13 осуществляется перед каждой операцией сдвига по входам С2, V 2 сигналом от хронизатора 7 битстафинга ° Считывание битов стафинга 010 или 01, или 0 с выхода третьего разряда регистра 13 осуществляется импульсами, подаваемыми на вход С1 также от хро- низатора 7 битстафинга.

Генератор 12 синхрогруппы (фиг.8) реализован на универсальном регистре

54. Вписывание кода кадровой синхрогруппы производится по входам Ч2, С2 сигналом "Начало-конец кадра" по1269174 ложительной полярности от источника

2 информации. Считывание информации в последовательном коде с выхода

16.-го разряда осуществляется импульсами тактовой частоты F через зле- 5 мент И 53, который запрещает прохождение частоты F при отсутствии сиг» нала начала или конца кадра.

Для оценки технико-экономической эффективности предлагаемого устройства в качестве базового объкта рассмотрим передачу данных в протоколе обмена данными HDLC9 в котором (фиг. 10) данные, передаваемые от источнйка информации к приемнику информации по каналу связи, формируются источником в.кадры по К бит в каждом (32 N 2000); на передающей стороне формируется кадровая синхрогруппа, представляющая собой 8-бито- 20 вую, серию .(01111110), которая разграничивает начало и конец каждого кадра данных; последовательность данных может включать любую конфигурацию битов. Чтобы не допустить ошибочного опознания кадровой синхро-, группы на приемной стороне, ко всем содержаниям посылок данных применяются следукщие правила: передающая сторона до передачи 30 анализирует их содержание и вставляет бит 0 непосредственно после каждой серии из пяти последовательных битов приемная сторона анализирует содержимое полученных посыпок и удаляет бит О, который следует за пятью последовательными битами 1.

При использовании канала связи с г вероятностью ошибки Р„= 10 вероятность искажения кадровой синхрогруппы в базовом объекте (при условии, что ошибки в канале связи статистически независимы и равновероятны) составляет:

Я "2 8 -2 1

1 Pê) 1-(1-10 ) 8 10 где m — - число бит в синхрогруппе, т.е.."в среднем каждый 12-й кадр данных, посылаемый в канал связи, будет передан повторно иэ-sa искажения кадровой синхрогруппы.

В предлагаемом устройстве для передачи данных используется семейство допустимых синхрогрупп: 13

К = 1 + С„+ С„= 1 + — — — - +

1(13-1) 13

+ — -- — — 92

2 (13-2)

N где С „ — число сочетаний иэ и различных элементов по щ п .13 — число бит в корневой части синхрогруппы;

m1 2 — допустимые отличия от эталонной синхрогруппы.

Тогда для предлагаемого устройства:

m -2, 1-(1-P ) 1-(1-10 )

-г

P — — ---к- = — - — — — -- Фо 09 ° 10.

К 92 .1

Таким образом, предлагаемое уст" ройство обладает большей помехоустойчивостью, Формула и э обретения

На фиг. 10 представлена графичес- 40 кая интерпретация операций формирования в базовом объекте структуры кадра, включающего произвольную последовательность данных, обрамленную

8-битовыми синхрогруппами 01111110 45 (5), и прямую и обратную процедуры битстафинга на передающей (П,в) и приемной (i,g) сторонах соответственно. В структуре синхрогруппы выделяют префикс — первый бит О, корневую 50 часть — первые пять бит 11111 и суффикс — 10. На передающей и приемной сторонах производится непрерывный анализ последовательности данных на наличие серии, совпадающей с корне- 55 вой частью синхрогруппы, и производится соответственно прямая и обратная операций битстафинга.

1. Устройство для передачи и приема информации, содержащее на передающей стороне блок памяти, выходы кот. тордго соединены с соответствующими первыми входами блока сравнения, источник информации и синхронизатор, на приемной стороне блок памяти,. приемник информации и синхронизатор канал связи, о т л и ч а ю щ е е с я тем, что, с целью повышения помехо- устойчивости устройства, в него на передающей стороне введены. блоки задержки, анализатор результата сравнения„ хронизатор битстафинга, регистр, элемент ИЛИ и генератор синхрогруппы, первый выход источника информации соединен с первым входом элемента

ИЛИ и первым информационным входом

11 1269 блока. задержки, выходы блока задержки соединены с соответствующими вторыми входами блока сравнения, выходы которого соединены с информационным входом анализатора результата сравне- g иия, выходы которого соединены с соответствующими информационными входами хронизатора битстафинга, первый выход которого соединен с входом источника информации, второй и третий выходы О соединены соответственно с первым и

1 вторым входами регистра выход регистра соединен с вторым входом элемента ИЛИ и вторым информационным входом блока задержки, второй выход источни-. ка информации соединен с информационным входом генератора синхрогруппы, выход которого соединен с третьим входом элемента- ИЛИ, первый, второй выходы синхронизатора соединены с gp первйми управляющими входами соответственно анализатора результата сравнения и хронизатора битстафинга, третий выход синхронизатора соединен с управляющими входами блока задержки, И генератора синхрогруппы и вторыми управлякицими входами хрониэатора битстафинга и анализатора результата сравнения, выход элемента ИЛИ передающей стороны соединен с входом ЗО кана)та связи, на приемной стороне введены блок задержки, блок сравнения, анализатор результата сравнения хронизатор битстафинга и аналиЯ затор синхрогруппы, . первый информационный вход анализатора синхрогруппы приемной. стороны подключен к выходу канала связи, первый выход анализатора синхрогруппы соединен с первым информационным входом блока задержки,-первый выход которого и вто-,. рой выход анализатора синхрогруппы соединены соответственно с первым и вторым входами приемника информации, вторые выходы блока задержки и выходы блока памяти соединены соответственно с первыми, вторыми входами блока сравнения, выходы которого соединены с соответствукщими информационными входами анализатора резуль- 5О тата сравнения, выходы которого соедийены с соответствующими вторыми информационными входами анализатора синхрогруппы и информационными входами хронизатора битстафинга, выход хронизатора битстафинга соединен с третьими входом приемника информации и вторым информационным входом блока

174 12 задержки, первый, второй, выходы синхронизатора соединены с первыми управляющими входами соответственно анализатора результата сравнения и хронизатора битстафинга, третий выход синхронизатора соединен с управляющими входами блока задержки, анализатора синхрогруппы и вторыми управляющими входами анализатора результата сравнения и хрониэатора битстафинга °

2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что анализатор результата сравнения содержит регистр, элемент И, счетчик и дешифратор, выход регистра соединен с пер-; вым прямым входом элемента И, выход которого соединен со счетным входом счетчика, выходы счетчика соединены с соответствующими. входами дешифратора, первый выход дешифратора соединен с инверсным входом элемента И, информационные входы регистра, объединенные первый тактовый вход регис тра и второй прямой вход элемента И и объединенные второй тактовый вход регистра и вход установки в "0" счетчика являются соответственно информационными, первым и вторым управляющими входами анализатора результата сравнения, вторые выходы дешифратора являются выходами анализатора результата сравнения.

3. Устройство по п.1, о т л и ч аю щ е е с я тем, что хронизатор битстафинга содержит счетчики, триггеры, элементы И и элемент ИЛИ, выходы первого, второго и третьего счетчиков соединены с входами установки в "0 соответственно первого, второго и третьего триггеров, прямые выходы которых соединены с первыми входами соответственно первого, вто-.. рого и третьего элементов И, выходы которых соединены соответственно с первым, вторым и третьим входами элемента ИЛИ, инверсные выходы первого,,второго и третьего триггеров соединены соответственно с объединенными первыми входами, объединенными вторыми входами и объединенными третьими входами четвертого и пятого элементов И„ входы установки в "1" первого, второго и третьего триггеров являются информационными входами . хронизатора битстафинга, объединенные тактовые входы триггеров и четвертый вход четвертого элемента И, 12б9174 объединенные счетные входы первого, второго, третьего счетчиков и вторые входы первого, второго, третьего элементов И являются соответственно первым и вторым управляющими входами хронизатора битстафинга, выходы пятого элемента И, четвертого элемента И и элемента ИЛИ являются соответствен-„ но первым, вторым и третьим выходами хронизатора битстафинга. 10

4. Устройство по п.1, о т л и ч аю щ е е с я тем, что анализатор синхрогруппы содержит регистр, элемент

И, элемент НЕ и элемент ИЛИ, первый, 15 второй выходы регистра. соединены соответственно с первым, вторым входами первого элемента И, третий выход регистра соединен через элемент HF. с третьим вхоцом первого элемента И, выход которого соединен с объединенными первыми входами вторых элементов И, выходы которых соединены с соответствующими вхоцами элемента

ИЛИ, информационный вход регистра и вторые входы вторых элементов И и тактовый вход регистра являются соответственно первым и вторыми информационными и управляющим входами анализатора синхрогруппы, второй выход регистра и выход элемента ИЛИ ,являются соответственно первым и вторым выходами анализатора синхрогруппы.

1269174 ттопнае собла юани е

Отличие Ю т-ой тзииии

Окали е бй-з оетициюв

И. ф т юбуб тббтотттбт от т dad rara т u rr о тот т ru r raaaar a

uura rrra rrur атт r aur uur rurra roaa

Ь т uarurururra ° ur rauuuru йп ио о н г ююв ) а

: 3.

6 ъч

4.а

Ю ta

Ъ

Ъ Я ч Ч

Ъ

Ъ

Ф С ) >ч 1 7 .а ф

«

47иа, 4 я 1J rb тЮ

gl

Ф у 1 2 Р Ф 5 6 7 0 9 10 11 f2

„.Л П-Л бб.Л 1 L

12б9174 мм (П I ш

АиИ 41 фммои оооо мо

Фоо Ю оо !

6нюод 2

Эьноо Х1

ФмкЫ 4d

Уие. 7 лалаюJ

l 269174

Сдщрилс еинхд7epona

У(пну 17 аФерюги

Полное лаАни лриемниу Л иисоо аиии (наали -инеи

gudpa) & линь

Ыпозиц

Omnu eee //

Е-к позииищ от ш а м ss и ч*юооЯ! rr rrrrorororrrrrooro Ф

dj

l9apa ralph

Даем

o r o r a a o r r r r т о a a r a

ar едабиеннй ае каналу edna ь)

daneaua

carrrpaeagnn i

УРалеюие demo (a r r r

raora

arrr

Составитель N. Никуленков

Редактор Н.Тупица Техред В.Кадар Корр ект ор И . Муски

Заказ 6039/53 Тираж 5l5 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва„ Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4