Дельта-демодулятор

 

Изобретение относится к автоматике . Его использование в системах связи с дельта-модуляцией, предназначенных для передачи аналоговых сообщений с резким изменением уровня, позволит повысить качество преобразования путем устранения выбросов и переколебательного процесса. Дельтадемодулятор содержит регистр сдвига, формирователь, ключ, интегратор и фильтр нижних частот. Благодаря введению импульсного преобразователя, другого ключа, анализатора перегрузки , дополнительного дельта-демодулятора , аналогового блока памяти и дешифратора постоянного уровня сигнал, соответствующий выбросу и переколебательному процессу, заменяется устаноФ вившимся сигналом постоянного уровня. 2 3. п. ф-лы, 2 ил. сл

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) А") (51) 4 H 03 M 3/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPGHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3793724/24-24 (22) 24.09 ° 84 (46) 07.11.86. Бюл. Ф 41 (72) Н.И.Козленко, В.И.Сапрыкин, А.Н.Асосков и И.Г.Павлов (53) 621.376.56(088.8) (56) Авторское свидетельство СССР

N- 1112552, кл. Н 03 К 13/22, 20.04.83.

Авторское свидетельство СССР

Ф 1095395, кл. Н 03 К 13/22, 28.02.83. (54) ДЕЛЬТА-ДЕМОДУЛЯТОР (57) Изобретение относится к автоматике. Его использование в системах связи с дельта-модуляцией, предназначенных для передачи аналоговых сообщений с резким изменением уровня, позволит повысить качество преобразования путем устранения выбросов и переколебательного процесса. Дельтадемодулятор содержит регистр сдвига, формирователь, ключ, интегратор и фильтр нижних частот. Благодаря введению импульсного преобразователя, другого ключа, анализатора перегрузки, дополнительного дельта-демодулятора, аналогового блока памяти и дешифратора постоянного уровня сигнал, соответствующий выбросу и переколебательному процессу, заменяется установившимся сигналом постоянного уровня.

2 з.п. ф-лы, 2 ил.

1269270

Изобретение относится к автоматике и может быть использовано в системах связи с дельта-модуляцией, предназначенных для передачи аналоговых сообщений с резким изменением уровня.

Цель изобретения — повышение качества преобразования путем устранения выбросов и переколебательного процесса.

На фиг. 1 изображена блок-схема дельта-демодулятора; на фиг. 2 — формир он ат ель .

Дельта-демодулятор содержит регистр сдвига, анализатор 2 пере15 грузки, дополнительный дельта-демодулятор 3, импульсный преобразователь

4, формирователь 5, аналоговый блок

6 памяти, дешифратор 7 постоянного уровня, интегратор 8, первый 9 и второй 10 ключи, фильтр 11 нижних час20 тот (ФНЧ) .

Анализатор 2 перегрузки может быть выполнен н виде набора сумматоров по модулю два, второй нход каждого иэ которых объединен с. первым входом следующего, а выходы всех сумматоров по модулю два подключены к входам элемента ИЛИ-НЕ. Дополнительный дельта-демодулятор 3 представля30 ет собой последовательное соединение импульсного преобразователя, интегратора и ФНЧ.

Импульсный преобразователь 4, как и аналогичный ему импульсный преобразователь дополнительного дельта-де-. модулятора 3, может быть выполнен в виде амплитудно-импульсного модулятора, первый вход которого объединен с входом формирователя сигналов управления, выход которого подключен к второму входу амплитудно-импульсного модулятора.

Формирователь 5 (фиг.2) содержит перный 12, второй 13 и третий 14 триггеры, опорный генератор 15, пер- 45 вый 16, второй 17 и третий элементы

И, реверсивный счетчик 19, счетчик

20, вход 21 пуска, вход 22 останова, первый 23 и второй 24 выходы. Аналоговый блок 6 памяти может быть выпол- 50 нен в простейшем случае в ниде емкости с ключом либо по другой известной схеме.

Дешифратор 7 постоянного уровня представляет собой соединенные после- 5 довательно дифференцирующий блок, двухполупериодный выпрямитель, пороговый блок и селектор длительности.

Последний необходим для исключения коротких импульсон с выхода порогового блока, который выдает сигнал логической единицы в случае, когда входной сигнал порогового блока близок к нулю.

Дельта-демодулятор работает следующим образом.

Входной дельта-модулированный сигнал поступает на информационный вход регистра 1 и вход дополнительного дельта-демодулятора 3, в котором дельта-демодулиронанный сигнал преоб" разуется в аналоговый сигнал, соответствующий передаваемому сообщению.

Аналоговый сигнал с выхода дополнительного дельта-демодулятора 3 поступает на вход блока 6 памяти и вход дешифратора 7 постоянного уровня.

Как только на выходе дополнительного дельта-демодулятора 3 появляется постоянный уровень, на выходе дешифратора 7 постоянного уровня появляется сигнал, по которому величина постоянного уровня записывается в блок 6 памяти. Этот же сигнал поступает на вход останова формирователя 5. С формирователя 5 на вход синхронизации регистра 1 поступают тактовые импульсы. С выхода старшего разряда регистра 1 дельта-модулированный сигнал через импульсный преобразователь 4 и первый ключ поступает на интегратор

8. Импульсный преобразователь 4 управляет величиной приращения напряжения на интеграторе 8 в каждом такте в занисимос fH от тех или иных xcl рактеристик дельта-демодулированного сигнала. На выходе интегратора 8 получается аналоговый сигнал, который, пройдя через фильтр 11 нижних частот, становится близким по форме к передаваемому информационному сигналу.

С выходон m первых разрядов регистра 1 дельта-модулированный сигнал поступает на анализатор 2 перегрузки. Если н этих разрядах регистра

1 записаны только единицы или только нули, что соответствует резкому изменению уровня передаваемого сообщения, то на выходе анализатора 2 перегрузок поянляется логическая единица, которая поступает на вход пуска формирователь 5 и держится до тех пор, пока в m первых разрядах регистра I присутствуют только единицы или только нули.

1269270

С помощью сигналов, поступающих с анализатора 2 перегрузки и дешифратора 7 постоянного уровня, формирователь 8 определяет длительность переколебательного процесса. Как 5 только на вход интегратора 8 должен поступить отрезок дельта-модулированного сигнала, соответствующий переколебательному процессу, по команде с формирователя 5 первый ключ

9 отключает вход интегратора 8 от импульсного преобразователя 4, второй ключ 10 подключает выход блока

6 памяти к второму входу, интегратора

8. Напряжение на выходе интегратора

8 становится равным напряжению на выходе блока 6 памяти. Как только на входе импульсного преобразователя 3 заканчивается отрезок дельта-модулированного сигнала, соответствующий перекслебательному процессу, формирователь 5 отключает выход блока 6 от второго входа интегратора 8 и под— ,включает выход импульсного преобразователя 4 к первому входу интегратора 8 °

Формирователь 5 работает следующим образом.

В исходном состоянии выходы триггера 12-14 находятся в нулевом сос- 30 тоянии и тактовые импульсы с опорного генератора 15 не поступают через элементы И 16-18 на счетные входы счетчиков 19 и 20.

Сигнал с выхода анализатора 2 пе- регрузок поступает с входа 21 пуска на S-входы триггеров 12 и 14 и входы начальной установки счетчиков 19 и 20.

Как только с анализатора 2 пере- 40 грузки поступает логическая единица, что соответствует резкому изменению передаваемого сообщения, на выходах триггеров 12 и 14 появляется логическая единица и тактовые импульсы 45 с опорного генератора 15 начинают поступать на счетный вход счетчика

20 и суммируюший вход реверсивного счетчика 19, но так как на входах начальной установки счетчиков присут->о ствует логическая единица, то их состояние не изменяется. После того, как на выходе анализатора 2 перегрузки появляется логический нуль, реверсивный счетчик !9 начинает считать 55 длительность переколебательного процесса, а счетчик 20 считает до (N-1), где N — число разрядов регистра 1.

Тем самым определяется момент начала поступления отрезка дельта-модулированной последовательности, соответствующего переколебательному процессу, на импульсный преобразователь 4 °

Сигнал с выхода дешифратора 7 постоянного уровня по входу 22 останова поступает на R-вход триггера !2.

Как только с дешифратора 7 постоянного уровня поступит логическая единица на выходе триггера 12 появляется логический нуль и тактовые импульсы перестают поступать через элемент

И 16 на суммирующий вход счетчика 19.

Б счетчике 19 записывается количество тактовых интервалов, в течение которых передается переколебательный процесс. После того, как счетчик 20 досчитает до (N-l), на его выходе образуется логическая единица, кото— рая поступает на R-вход триггера )4 и S-вход триггера 13. В результате на выходе триггера 13 появляется логическая единица, а на выходе триггера !4 — логический нуль и тактовые импульсы через элемент И 18 перестают поступать на счетчик 20 и начина- ют поступать через элемент И 17 на вычитающий вход реверсивного счетчика 19. Бремя, в течение которого ре— версивный счетчик 19 досчитает до нуля, совпадает со временем, в течение которого на импульсный преобразователь 4 поступает дельта-модулированный сигнал, соответствующий переколебательному процессу после перегрузки.

После того, как реверсивный счетчик

19 досчитает до нуля, íà его выходе появляется логическая единица, которая поступает на К-вход триггера 13, на выходе которого появляется логический нуль. Сигнал с выхода триггера 13 является сигналом с первого выхода 23 для управления ключами 9 и

10. С выхода опорного генератора 15 поступают так же тактовые импульсы на второй выход 24 для регистра 1.

Таким образом, выброс и переколебательный процесс полностью отсутствуют.

Формула и з обретения

1. Дельта-демодулятор, содержащий регистр сцвига, информационный вход которого является входом устройства, формирователь, первый ключ и соединенные последовательно интегратор и

1269270 фильтр некиих частот, выход которого является выходом устройства, первый выход формирователя соединен с управляющим входом первого ключа, выход которого подключен к первому входу интегратора, отличающийся тем, что, с целью повышения качества преобразования путем устранения выбросов и переколебательного процесса, в него введены дополнительный дельта- 10 демодулятор, анализатор перегрузки, аналоговый блок памяти, дешифратор постоянного уровня, второй ключ и импульсный преобразователь, вход которого подключен к выходу регистра 15 сдвига, а выход соединен с информационным входом первого ключа, управляющий вход которого объединен с управляющим входом второго ключа, выход которого соединен с вторым вхо- 20 дом интегратора, а информационный вход подключен к выходу аналогового блока памяти, управляющий вход которого объединен с входом останова формирователя и подключен к выходу дешифратора постоянного уровня, вход которого объединен с информационным входом аналогового блока памяти и подключен к выходу дополнительного дельта-демодулятора, вход которого 30 объединен с информационным входом регистра сдвига, выходы ш первых разрядов которого подключены к входам анализатора перегрузки, вы вЂ, ход которого соединен с входом З5 пуска формирователя, второй вы- ход которого подключен к входу синхронизации регистра сдвига.

2. Дельта-демодулятор ш и,1,, отличающий с ятем„.то формирователь выполнен на первом, втором и третьем триггерах, первом втором и третьем элементах И, реверсивном счетчике, счетчике и опорном генераторе, входы установки в первого и третьего триггеров объединены с входами начальной установки реверсивного счетчика и счетчика и подключены к входу пуска формирователя, выход счетчика соединен с входом установки в "0 третьего триггера и входом установки в 1 второго триггера, выход которого подключен к первому входу второго элемента И и является первым выходом формирователя, выходы первого и третьего триггеров соединены с первыМи входами соответствующих элементов И, выход опорного генератора поцключен к вторым входам всех элементов И и является вторым выходом формирователя, выходы первого и второго элементов И соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика, выход которого подключен к входу установки в "0" второго триггера, выход третьего элемента И соединен с входом счетчика, вход установки в "0" первого триггера является входом останова формирователя.

3.. Дельта-демодулятор по п.1, отличающийся тем, что дешифратор постоянного уровня выпол— нен на соединенных последовательно дифференцирующем блоке, двухполупериодном выпрямителе, пороговом блоке и селекторе длительности.

12692 70

Составитель А.Ревинский

Техред И.Ходаиич Корректор М.Шароши

Редактор А.Сабо

Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 6046/58

Производственно-полиграфическое предприятие, r, Ужгород, ул. Проектная, 4