Устройство для демодуляции дельта-модулированных сигналов

 

Изобретение предназначено для использования в автоматике и технике связи. Изобретение-позво- . ляет уменьшить.искажения выходного сигнала благодаря Jшнeapизaции зависимости шага квантования от напряжения компрессии. Устройство содержит четыре токостабилизируи цих каскада 1-4, три переключателя J5-7, три конденсатора 8-10, элемент 11 вычитания, триггер 14, ключ 13 и блок 12 сравнения, состоящий из , двух компараторов 22, 23, двух инверторов 20, 21, двух элементов И 24,25 и элемента ИЛИ 26. Применение блока 12 сравнения, в котором происходит сравнение разностного сигнала с выхода элемента 11 вычитания с напряжейнем компрессии, и триггера 14 с переключателями 6, 7, осуществляющиьш попеременное подключение с тактовой частотой конденсаторов 9, 10 ;к выходу устройства, позволяет получить линейную зависимость шага квантования от напряжения компрессШ. 1 з.п, ф-лы. 2 ил. (О кэ S 4 а ;о

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„,Я0„„121846

И) 4 Н 03 М 3 02

1 г ь

1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3775555/24-24 (22) 20.07.84 (46) 15.03.86. Бюл. Ф 10 (72) С.Н.Хлевной и Г.В.Козлов (53) 621 ° 376.56С088.8) (56) Авторское свидетельство СССР

У 563679, кл. Н 03 К 13/22, 29.08.75.

Авторское свидетельство СССР

Ф 53.1276, кл..Н 03 К 13/22, 31 ° 03.75. (54) УСТРОЙСТВО ДЛЯ ДЕМОДУЛЯЦИИ ДЕЛЬТА-МОДУЛИРОВАННЫХ СИГНАЛОВ (57) Изобретение предназначено для использования в автоматике и технике связи. Изобретение.позволяет уменьшить. искажения выходного сигнала благодаря линеаризации за. висимости шага квантования от напряжения компрессии. Устройство содержит четыре токостабилизирующих каскада 1-4, три переключателя 5-7, три конденсатора 8-10, элемент 11 вычитания, триггер 14, ключ 13 и блок 12 сравнения, состоящий из, двух компараторов 22, 23 ° двух инверторов 20, 21, двух элементов И 24,25 и элемента ИЛИ 26 °

Применение блока 12 сравнения, в котором происходит сравнение разностного сигнала с выхода элемента 11 вычитания с напряжением компрессии, и триггера 14 с переключателями 6, 7, осуществляющими попеременное подключение с тактовой частотой конденсаторов 9, 10 .к выходу устройства, позволяет получить линейную зависимость шага квантования от напряжения компрессии. 1 з.п. ф-лы. 2 ил.

1218469

Изобретение относится к BBTQMGTH ке и технике связи и может быть испопьзовано в качестве декодера в системах с дельта-модуляцией.

Целью изобретения является уменьшение искажений выходного сигнала.

На фиг. 1 представлена функциональная схема устройства для демодуляции дельта-модулированных сигналов; на фиг. 2 — функциональная схема блока сравнения.

Устройство содержит первый, второй, третий и четвертый токостабилизирующие каскады 1-4, первый, второй и третий переключатели 5-7, первый второй и третий конденсаторы 8-10, элемент 11 вычитания, блок 12 сравнения, ключ 13 и триггер 14. Выход элемента 11 вычитания подключен к первому входу блока 12 сравнения.

Выход первого токостабилизирующего ,каскада 1 соединен с входом первого переключателя 5, управляющий вход которого объединен с вторым входом блока 12 сравнения и подключен к информационному входу 15 устройства.

Третий вход блока 12 сравнения подключен к входу 16 компрессии устройства, а выход соединен с первым входом ключа 13, выход которого подключен к входу четвертого токостабилизирующего каскада 4, первый и второй выходы которого подключены соответственно к входу первого и входам второго и третьего токостабилизирующих каскадов 1,2,3. Второй вход ключа объединен со счетным входом триггера 14 и подключен к тактовому входу 17 устройства. Первый и второй выходы первого переключателя 5 объединены с выходами соответственно второго 2 и третьего 3 токостабилизирующих каскадов и подключень|г соответственно к прямому 18 и инверсному 19 выходам устройства. Конденсаторы 8, 9, 10 подключены своими первыми выводами к общей шине, а вторыми выводами — соответственно к второму выходу первого переключателя 5, первому входу второго 6 и первому входу третьего 7 переключателей, причем вторые входы переключателей 6, 7 соединены с первыми входами соответственно переключателей 7, 6. Выходы переключателей 6, 7 .подключены к входам элемента 1! вычитания, выход второго переключателя 6 помимо этого объединен с пер. является выходом блока 12 сравнения.

Первые входы компараторов 22, 23

15

55 вым выходом первого переключателя 5.

Выход триггера 14 соединен с управляющими входами переключателей 6, 7.

Блок 12 сравнения состоит из двух инверторов 20, 2 1, двух компараторов 22, 23, двух элементов И 24, 25 и элемента ИЛИ 26, выход которого объединены и подключены к первому входу блока 12, выходы компараторов 22, 23 соединены с первыми входами соответствующих элементов И 24, 25, выходы которых подключены к входам элемента ИЛИ 26. Второй вход первого элемента И 24 соединен с вторым входом блока 12 сравнения .и через первый инвертор 20 подключен к второму входу второго элемента И 25.

Аналогично второй вход первого компаратора 22 соединен с третьим входом блока 12 сравнения и через второй инвертор 21 подключен к второму входу второго компаратора 23, Устройство для демодуляции дельта-модулированного сигнала работает следующим образом.

Первый токостабилизирующий каскад 1 генерирует ток, равный I который в два раза больше, чем ток I>, генерируемый вторым, и ток

I<, генерируемый третьим токостабилизирующими каскадами 2, 3 соответственно, при этом выполняется условие

-I4=2Is=2Ic °

Четвертый токостабилизирующий. каскад 4 управляет работой первых трех токостабилизирующих каскадов 13, при этом все токостабилизирующие каскады 1-4 работают в ключевом режиме.

Пусть с входа 15 на управляющий вход переключателя 5 поступил сигнал логической "1", что указывает на необходимость увеличить значения выходного сигнала на величину шага квантования А П. При этом пусть переключатели 6 и 7 находятся в таком состоянии, что второй конденсатор 9 оказывается подключен к точке соеди-. нения первого выхода первого переключателя 5 с выходом второго токостабилизирующего каскада 2 и вторым входом элемента 11 вычитания. Конденсатор 10, следовательно, не подключен к первому входу блока 11 вычитания, 12 18469 на выходе которого образуется разность

A U=(U„ U ) К, где К вЂ” коэффициент усиления блока 11 вычитания.

Величина полученной разности h U сравнивается в блоке 12 сравнения со значением напряжения компрессии с входа 16, которое определяет величину шага квантования и равно

Нкомю= П" <> где Ь Н* — величина шага квантования.

Блок 12 сравнения работает таким образом, что на его.выходе появляется сигнал логической "1" в том случае, если ЬП(П д при поступлении на вход 15 сигнала логической

"1", при этом через открытый элемент И 24 результат сравнения Ь Н и U р „р с выхода компаратора 22 поступает через элемент ИЛИ 26 на выход блока 12 сравнения. При поступлении на вход 15 импульса логического "0" сигнал логической "1" на выходе блока 12 сравнения определяется выходным сигналом компаратора 23, если 6U> -U Ä, через открытый элемент И 25 и элемент ИЛИ 26.

Так как в начальный момент времени напряжение на всех конденсаторах 8-10 -равно нулю, то сигнал на выходе блока,12 сравнения равен логической "1", потенциал которой с выхода блока 12 сравнения прикладывается к первому входу ключа 13, второй вход которого соединен с тактовым входом 17.

В момент прихода тактового им,пульса ключ 13 открывается и разрешает включение четвертого токостабилизирующего каскада 4, который включает токостабилизирующие каскады 1, 2 и 3. Так как при этом на вход 15 поступил сигнал "1", первый переключатель 5 находится в таком состоянии, что ток I проходит через него в точку соединения выхода токостабилизирующего каскада 2 и первого входа элемента 11 вычитания, а также через второй переключатель .6 во второй конденсатор 9.

Учитывая, что -?д=2Ig и считая IA . положительным, получаем, что конденсатор 9 заряжается положительным током, равным Х4 -Т . Одновременно первый конденсатор 8 разряжается точно таким же по величине, но противоположным по направлению током.

30 ды 1 — 4, при этом конденсатор 10 через переключатель 6 заряжается током I< I до тех пор, пока напряжение на выходе элемента 11 вычитания не станет равным Д У=К QU*. В мо35 мент равенства напряжений 60 и Uком„р а выходе блока 12 сравнения появляется сигнал логического

"0" и дальнейшее изменение конденсатора 10 прекращается.

Если на входе 15 присутствует сигнал логического "0", то на выходе блока 12 сравнения присутствует сигнал логической "1". в том случае, 45 н если p, U>-КЖ* и становится равным

"0" при h,& -К ДН*. В этом случае тот конденсатор, который в данный момент подключен к выходам токостабилизирующих каскадов 1, 2, разря.д жается током I<, а первый конденса- тор 8 .заряжается током IA-I< точно на такую же величину, на которую разрядился конденсатор, подключенный к выходу токостабилизирующих каскадов 1, 2.

Формула изобретения

1. Устройство для демодуляции дельта-модулированых сигналов, 5

В момент времени, когда напряжение на выходе элемента 11 вычитания становится равным напряжению компрессии, на выходе блока 12 сравнения появляется сигнал логического

"0" и все токостабилизирующие каскады 1-4 выключаются ° Изменение напряжения на конденсаторах 8 и 9 прекращается, на этом такт работы устройства заканчивается.

С приходом следующего тактового импульса триггер 14 изменяет свое состояние и соответственно изменяют свое состояние переключатели 6 и 7. Теперь конденсатор 9 оказывается подключенным к второму входу элемента 11 вычитания, а третий конденсатор 10 — к точке соединения первого выхода первого переключателя 5 с выходом второго токостабилизирующего каскада 2 и первым входом элемента 11 вычитания.. Пусть на входе 15 по-прежнему присутствует сигнал логической "1" ° Выходное напряжение элемента 11 вычитания становится равным h, Н=K(U -U q), а так

U =Uò+4U* то 6 Н=-ИН* °

На выходе блока 12 сравнения появляется сигнал "1", который вы-. ключает,токостабилизирующие каска1218469

ВПИИПИ Заказ 1138/60 Тираж 818 Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 содержащее четыре токостабилизирующих каскада, первый и второй конденсаторы и первый переключатель, управляющий вход которого является ин5 формационным входом устройства, вход подключен к выходу первого токостабилизирующего каскада,а первый и второй выходы объединены с выходайи соответственно второго и третьего токостабилизирующих каскадов.и явля.ются соответственно прямым и инверсным выходами устройства, первый и второй выходы четвертого токостабилизирующего каскада соединены соответственно с входом первого и входами второго и третьего токостабилизирующих каскадов,.первые выводы конденсаторов подключены к общей шине, второй вывод первого конденсатора соединен с вторым выходом первого переключателя, о т л и ч а ю щ е ес я тем, что, с целью уменьшения искажений выходного сигнала, в него введены второй и третий переключате- 25 ли, TpE;:41H конденсатор, триггер, ключ, блок сравнения и элемент вычитания, первый вход которого под.ключен к выходу второго и первому выходу первого переключателей, второй вход соединен -e выходом третьего переключателя, выход элемента вычитания подключен к первому входу блока сравнения, второй и третий входы которого соединены соответственно ,с информационным входом и входом компрессии устройства, а выход подключен к первому входу ключа, выход ко торого соединен с входом, четвертого токостабилизирующего каскада, второй вход ключа объединен со счетным входом триггера и подключен к тактовому входу устройства, первый вывод третьего конденсатора соединен с общей шиной, выход триггера соединен с управляющими входами второго и третьего переключателей; первый вход каждого из которых объединен с вто-рым входом другого и подключен к второму выводу соответствующего конденсатора.

2 ° Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок сравнения содержит первый и второй инверторы, первый и второй элементы И, элемент ИЛИ и первый и второй компараторы, первые входы которых объединены и подключены к первому входу блока сравнения, а выходы соединены с первыми входами соответствующих элементов И, выходы которых подключены к входам элемента ИЛИ, выход которого является выходом блока сравнения, второй вход первого элемента И соединен с вторым входом. блока сравнения и . через первый инвертор подключен к второму входу второго элемента И, второй вход первого компаратора сеединен с третьим входом блока сравнения и через второй инвертор подключен к второму входу второго компаратора.