Система управления вибростендом

 

Изобретение относится к автоматическому регулированию и управлению, в частности к системам управления экспериментальными установками,предназначено для испытаний различных конструкций приборов и машин на электродинамическом вибрационном стенде гармонической вибpau eй на фиксированных частотах и вибрацией переменной частоты. Целью изобретения является расширение функциональных возможностей за счет повышения точности воспроизведения испытательных сигналов в широких частотных диапазонах и диапазоне изменения скоростей развертки, проведения анализа результатов испытаний , автоматизация управления работой вибростенда по заданной программе . Система управления вибростендом содержит цифроаналоговый преобразователь , фильтр низких частот, аттенюатор , усилитель мощности, вибростенд , группу вибродатчиков, коммутатор , масштабирующий усилитель, блок аналоговой памяти, аналого-цифровой i преобразователь,17 регистров, 11 мультиплексоров, два триггера, функ Л циональный преобразователь, преобразователь фазы в амплитуду, сумматор по модулю два, два алгебраических сумматора, два блока умножения - деления , блок памяти, блок извлечения корня, реверсивный счетчик и счетчик циклов. Использование принципа микропрограммного управления, введение ел новых функциональных блоков и связей СО О5 существенно расширяют функциональные возможности известных устройств аналогичного назначения. 16 ил, 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (И) (51)4 G 05 D 19/02

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОГ1ИСАНИЕ ИЗОБРЕТЕНИЯ /,:

Ю

С

©О Р

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3820248/24-24 (22) 05. 12, 84 (46) 07.12.86. Бюл. Р 45 (71) Минский радиотехнический институт (72) В,Н. Мухаметов, A.Í . Морозевич, А.Н. Дмитриев, Л.Е. Леусенко, Б.Б. Трибуховский, А.И. Шемаров и В.Л. Фатькин (53) 62-50(088.8) (56) Авторское свидетельство СССР

Р 930236, кл. G 05 В 11/01, 1982.

Вибрация в технике. Справочник в

6-ти т. — M.: Машиностроение, 1981, т. 5.

Измерения и испытания. /Под ред.

N.Ä. Генкина, 1981, с, 455-457, рис. 1. (54) СИСТЕМА УПРЛВЛЕНИЯ ВИБРОСТЕНДОМ (57) Изобретение относится к автоматическому регулированию и управлению, в частности к системам управления экспериментальными установками, предназначено для испытаний различных конструкций приборов и машин на электродйнамическом вибрационном стенде гармонической вибрацией на фиксированных частотах и вибрацией переменной частоты. Целью изобретения является расширение функциональных воэможностей эа счет повышения точности воспроизведения испытательных сигналов в широких частотных диапазонах и диапазоне изменения скоростей развертки, проведения анализа результатов испытаний, автоматизация управления рабо той вибростенда по заданной программе. Система управления вибростендом содержит цифроаналоговый преобразователь, фильтр низких частот, аттенюатор, усилитель мощности, вибростенд, группу вибродатчиков, коммутатор, масштабирующий усилитель, блок аналоговой памяти, аналого-цифровой преобразователь,17 регистров, 11 мультиплексоров, два триггера, функциональный преобразователь, преобразователь фазы в амплитуду, сумматор по модулю два, два алгебраических сумматора, два блока умножения — деления, блок памяти, блок извлечения корня, реверсивный счетчик и счетчик циклов. Использование принципа микропрограммного управления, введение новых функциональных блоков и связей существенно расширяют функциональные возможности известных устройств аналогичного назначения. 16 ил, 1 табл.

1275396

Изобретение относится к автоматическому регулированию и управлению, в частности к системам управления экспериментальными установками, предназначено для испытаний различных конструкций, приборов и машин на электродинамическом вибрационном стенде гармонической вибрации не фиксированных частотах и вибрацией перемен-!

10 нои частоты.

Цель изобретения — расширение функциональных воэможностей эа счет повьппения точности воспроизведения испытательных сигналов в широких частотном диапазоне и диапазоне из15 менения скоростей развертки, проведения анализа результатов испытания путем вычисления оценок коэффициента . нелинейных искажений и действующих значений управляемого сигнала и его первой гармоники, автоматизации управления работой вибростенда по заданной программе, обеспечения плавных выхода на режим и сброса управ25 ляющего сигнала.

На фиг. 1 представлена структурная схема устройства (использованы следущие обозначения: — - — многопроводная линия для передачи многоразрядных цифровых сигналов (кодов); — ф однопроводная линия для передачи .одноразрядных сигналов управленя;

= — многопроводная линия для передачи многоразрядных цифровых сигналов управления; — Ф вЂ” однопроводная . 35 линия для передачи аналоговых сигналов); на фиг. 2 и 3 — примеры возможных реализаций соответственно первого блока умножения — деления и первого алгебраического сумматора; 40 на фиг. 4 — пример конкретной реализации блока 21 управления (для упрощения его аппаратной реализации этот блок 21 управления выполнен как совокупность двух блоков 21 и 22 микро- 45 и программного управления, построенных по классической структуре; на фиг. 5 — укрупненная блок-схема алгоритма системы управления вибростендом; на фиг. 6 — блок-схема подпро- 5G граммы записи эталонных значений уп. т равляемой величины U>, на фиг. 7 блок-схема подпрограммы формирования начального значения частоты управления f на фиг. 8 — блок-схема под- 55

I1I4 3 программы выхода на режим; на фиг.9 блок-схема подпрограммы расчета коэффициента К, „,передачи аттенюатора; на фиг. 10 — блок-схема подпрограммь1 формирования текушего значения частоты управления f ; на фиг. 11 — блоксхема подпрограммы плавного сброса; на фиг. 12 — блок-схема подпрограммы формирования и анализа испытательного сигнала; на фиг. 13 и 14 — временные диаграммы, реализуемые блоком

21 управления при двухблочной реал лизации блока 21 управления системы (фиг. 4); на фиг. 15 и 16 — временные диаграммы, реализуемые блоком

21 блока 21 управления. !

Система управления вибростендом содержит регистр 1 цифроаналогового преобразователя, выход которого подключен к входу цифроаналогового пре1 образователя 2, вьгсод которого подключен к входу фильтра 3 нижних частот, выход которого подключен к информационному входу аттенюатора 4, второй информационный вход которого подключен к выходу регистра 5 аттенюатора, а выход — к входу усилителя 6 мощности, выход которого подключен к вибростенду 7, выходы которого через вибродатчики 8 подключены к информационным входам коммутатора 9, выход которого подключен к информационному входу масштабирующего усилителя 10, уг..равляющий вход которого является входом задания коэффициента 1/К„„ усиления системы в целом, а выход подключен к информационному входу блока 11 аналоговой памяти, выход которого подключен к информационному входу аналого-цифрового преобразователя 12, триггер 13 направления развертки, мультиплексор

14 задания закона модуляции частоты, первый алгебраический сумматор 15, регистр 16 задания скорости развертки, информационный вход которого является входом задания U (U ) скорости развертки системы, регистр 17 задания нижней границы диапазона развертки, информационный вход которого является входом задания f>(logf>) нижней границы диапазона развертки системы, регистр 18 задания верхней границы диапазона развертки, информационный вход которого является входом задания Е»(logf») верхней границы диапазона развертки системы, мультиплексор 19 выбора направления развертки, реверсивный счетчик 20 адреса, блок 21 управления, первый вход которого является входом задания заз 1275 кона Z (лин/JIoI модуляции частоты системы, второй вход является входом

"Пуск" запуска системы, третий вход является первым тактовым "Такты 1" входом системы, а четвертый вход— входом "Сброс" задания начальных условий системы, соответствующие входы блока 21 управления подключены к управляющим входам: У4 регистра 1 цифроаналогового преобразователя, 1О

УЗЗ, У 39 — регистра 5 аттенюатора, Б — коммутатора 9, У5 — блока 11 аналоговой памяти, У6 — аналого-цифрового преобразователя 12, У17 — регистра 16 задания скорости развертки, 15

У18 — регистра 17 зажания нижней границы диапазона развертки, У19 — регистра 18 задания верхней границы диапазона развертки, мультиплексора 22 выбора фазы, регистр 23 задания фазы,20 преобразователь 24 фазы в амплитуду, мультиплексор 25 выбора частоты, регистр 26 задания частоты, функциональный преобразователь 27, рабочий регистр 28, мультиплексор 29 выбора 25 первого слагаемого, мультиплексор 30 выбора второго слагаемого, регистр 3 1 сдвига, сумматор 32 по модулю два, триггер 33 управления, три регистра

34-36 памяти, мультиплексор 37 выбораЗО подкоренного выражения, блок 38 извлечения корня, регистр 39 хранения действующего значения первой гармоники, регистр 40 хранения действующего значения сигнала, мультиплексор 41 выбора первого сомножителя, мульти-.— плексор 42 выбора второго сомножителя, первый блок 43 умножения — деления, регистр 44 хранения коэффициента гармоник, мультиплексор 45 блока 4О памяти, блок 46 памяти, регистр 47 частоты управления, мультиплексор 48 выбора операнда, регистр 49 первого операнда, регистр 50 второго операнда, второй алгебраический сумматор 5145 второй блок 52 умножения — деления, счетчик 53 циклов, причем первый информационный вход второго блока 52 умножения - деления подключен к первому информационному входу мультиплек5О .сора 48 выбора операнда, выходу регистра 49 первого операнда и первому информационному входу второго алгебраического сумматора 51, выход которого подключен к второму информационно.55 му входу мультиплексора 48 выбора операнда, выход знакового разряда втонторого алгебраического сумматора 51

396 4 подключен к пятому входу ХЗ блока управления, а второй информационный вход — к выходу регистра 50 второго операнда и второму информационному входу второго блока 52 умножения — деделения, выход которого подключен к третьему информационному входу мультиплексора 48 выбора операнда, четвертый информационный вход которого подключен к выходу блока 46 памяти и информационному выходу системы,а пятый информационный вход — к выходу регистра 47 частоты управления,информационный вход которого подключен к информационным входам регистра 5 аттенюатора, первого и второго 49 и

50 операндов и выходу мультиплексора 48 выбора операнда, шестой,седьмой, восьмой и девятый информационные входы которого являются соответственно входом f (logf ) задания начальной частоты, входом gf (glogf) задания периода дискретности, входом

К задания коэффициента пропорциональности закона управления и входом а1(, задания приращения коэффициента передачи аттенюатора системы, десятый информационный вход — к выходу регистра 5 аттенюатора, одиннадцатый вход является входом U „ задания кода максимального значения напряжения на выходе аттенюатора 4 системы, вход "0" задания нулевого кода которой подключен к первому информационному входу мультиплексора 30 выбора второго слагаемого, второй информационный вход которого подключен к информационному входу преобразователя 24 фазы в амплитуду и к выходу регистра 23 задания фазы, информационный вход которого подключен к выходу мультиплексора 22 выбора фазы, первый информационный вход которого подключен к выходу регистра 3 1 сдвига, первому информационному входу мультиплексора 25 выбора частоты, информационному входу рабочего регистра 28, и трех регистров 34-36 памяти, а второй информационный вход является входом Qа задания начальной фазы системы, вход f(logf< ) задания начальной частоты которой подключен к второму информационному входу мультиплексора 25 выбора частоты, выход которого подключен к ин-, формационному входу регистра 26 saдания частоты, выход которого подключен через функциональный преобра1275396 зователь 27 к первому, а непосредственно — к второму информационным входам мультиплексора 14 задания закона модуляции частоты, выход которого подключен к первому информационному входу мультиплексора 42 выбора второго сомножителя, выход которого подключен к первому информационному входу первого блока 43 умноже- 1О ния — деления, выход которого подключен к информационному входу регистра

44 хранения коэффициента гармоник и первым информационным входам мультиплексора 37 выбора подкоренного выражения и мультиплексора 29 выбора первого слагаемого, второй вход которого подключен к выходу мультиплексора 14 задания закона модуляции частоты, а третий информационный вход— к выходу рабочего регистра 23 и вторым информационным входам мультиплексора 42 выбора второго сомножителя и мультиплексора 37 выбора подкоренного выражения, выход которого подключен к информационному входу блока

38 извлечения корня„ выход которого подключен к информационным входам регистра 39 и 40 хранения действующих значений первой гармоники и сиг- ЗО нала и первому информационному входу мультиплексора 41 выбора первого сомножителя, выход которого подключен к второму информационному входу первого блока 43 умножения — деления, вторрй информационный вход подключен к выходу рабочего регистра 28, а третий информационный вход — к выходу преобразователя 24 фазы в амплитуду и информационному входу регист- @ ра.1 цифроаналогового преобразсвателя, установочный вход которого подключен к входу установки в ноль триггера 33 управления, установочным входам трех регистров 34-36 питания, входу "Сброс" задания начальных условий системы и установочному входу регистра 16 задания скорости развертки, вход которого подключен к третьему информационному входу мультиплек- 5О сора 30 выбора второго слагаемого, четвертый информационный вход которого подключен к выходу мультиплекс.ора

19 выбора направления развертки,пер,вый и второй информационные входы которого подключены соответственно к выходам регистров 17 и 18 задания нижней и верхней границ диапазона разразвертки, а управляющий вход — к ,единичному выходу триггера 13 направления развертки и шестому входу

Х1 блока 21 управления, седьмой вход

Х2 которого поцключен к единичному входу триггера 33 управления, информационный вход которого подключен к выходу сумматора 32 по модулю два, первый вход которого подключен к инверсному выходу триггера 13 направления развертки, а второй вход— к информационному входу триггера 13 направления развертки и выходу знакового разряда первого алгебраического сумматора 15, выход которого подключен к сдвигателю 31, первый информационный вход — к выходу мультиплексора 29 выбора первого слагаемого, а второй информационный вход— к выходу мультиплексора 30 выбора второго слагаемого, пятый информационный вход которого подключен к третьему информационному входу мультиплексора 37 выбора подкоренного выражения и выходу первого регистра

34 памятй,шестой информационный вход к выходу второго регистра 35 памяти,четвертому информационному входу мультиплексора 41 выбора первого сомножителя и третьему информационному входу мультиплексора 42 выбора второго сомножителя, четвертый информационный вход которого подключен к выходу третьего регистра 36 памяти, пятому информационному входу мультиплексора 41 выбора первого сомножителя и седьмому информационному входу мультилексора 30 выбора второго слагаемого, восьмой информационный вход которого подключен к выходу регистра 47 частоты управления, а девятый информационный вход — к вторым информационным входам мультиплексоров 41 и 42 выбора первого и второго сомножителей, шестой и пятый соответственно информационные входы которых объединены и подключены к выходу аналого-цифрового преобразователя 12, а их седьмой и шестой информационные входы подключены соответственно к выходу регистра 31 сдвига и входу задания кода "100" (сто) системы в целом, вход N-1 задания числа циклов которой подключен к информационному входу счетчика 53 циклов, выход отрицательного переполнения которого подключен к восьмому

1 входу Х5 блока 21 управления, девятый вхоц Х4 которого подключен к выходу положительного переполнепия реверсивного счетчика 20 адреса, информационный вход которого является входом задания М, начального адреса системы, а выход — к первому адресному входу блока 46 памяти, второй адресный вход которого объединен с управляющим входом Л мультиплексора

45 блока памяти, вход которого подключен к информационному входу блока 46 памяти, а первый, второй, третий и четвертый информационные входы подключены соответственно к Т входу U задания эталонных значений управляемой величины системы, выходу регистра 39 хранения действующего значения первой гармоники, выходу

40 регистра хранения действующего значения сигнала и выходу 44 регистра хранения коэффициента гармоник, входы РП и I H задания направления развертки системы подключены к входам установки в единицу и в ноль; триггера 13 направления развертки, вход "3II эталона" записи эталона, второй тактовый вход "Такты 2",вход Стоп . остановки системы и вхоц задания номера канала Кап". подключены соответственно к десятому, одиннадцатому, двенадцатому и тринадцатому входам блока 21 управле— ния, соответствующие выходы которого

I подключены к управляющим входам: A— мультиплексора 22 выбора фазы, В мультиплексора 25 выбора частоты, Г— мультиплексора 14 задания закона модуляции, Д вЂ” мультиплексора 29 выбора первого слагаемого, Š— мультиплексора 30 выбора второго слагаемого, Ж вЂ” мультиплексора 37 выбора подкоренного выражения, 3 — мультиплексора 41 выбора первого сомножителя, И вЂ” мультиплексора 42 выбора второго сомножителя, Л вЂ” мультиплексора 45 блока памяти и Н вЂ” мультиплексора 48 выбора операнда, управляющему входу У1 регистра 23 задания фазы, первому и второму управля ющим входам У2 и УЗ преобразователя

24 фазы в амплитуду, управляющему входу У7 регистра задания частоты, управляющему входу У8 рабочего регистра 28, синхронизирующему входу

У9 триггера 13 направления разверт- ки, входам У10 сложения, У11 вычитания и У12 инверсного вычитания пер275396 вого алгебраи ческого сумматора 15, входам У13 передачи, У14 сдвига вправо и У15 сдвига влево регистра

31 сдвига, спнхронизирующему входу

У16 триггера 33 управления, управля-, ющему входу У 20 блока 38 извлечения корня, управляющему входу У21 регистра 39 хранения действующего значения первой гармоники, управляющему входу У22 регистра 40 хранения действующего значения сигнала, установочному входу У23, суммирующему входу У24, вычитающему входу У25 и управляющему входу У26 реверсив ого счетчика 20 адреса, вычитающему входу У27 и управляющему входу У28 счетчика 53 циклов, входу У29 записи и входу УЗО чтения блока 46 памяти, управляющему входу У31 первого реги стра 34 памяти, управляющему входу

У32 второго регистра 35 памяти, управляющему входу УЗЗ третьего регистра

36 памяти, входу УЗ4 умножения и

1О

20 входу У35 деления первого блока 43

ЗО

35 умножения — деления, управляющему входу У36 регистра 44 хранения коэффициента гармоник, управляющему входу

У37 регистра 47 частоты управления, управляющему входу У 40 регистра 49 первого операнда, суммирующему входу

У41 и вычитающему входу У42 второго алгебраического сумматора 51, управляющему входу У43 регистра 50 второго операнда, входу У44 умножения и входу У45 деления второго блока 52 умножения — деления.

На фиг,. 2 и 3 обозначено: 54 комбинационный блок умножения, 55 комбинационный блок деления, 56 и

57 — блоки элементов И, 58 - блок элементов ИЛИ, 59 — регистр, 60 — элемент ИЛИ, 61 — элемент задержки, 6265 — блоки элементов И, 66 и 67 блоки элементов ИЛИ, 68 — комбинационный блок сложения, 69 — комбинационный блок вычитания, 70 — элемент

ИЛИ, 71 и 72 — блоки элементов И, 73— блок элементов ИЛИ.

Второй блок умножения — деления аналогичен первому, но не содержит элементы 59 — 61, т.е. выход блока

58 является выходом второго блока умножения вЂ,целения, Второй блок алгебраического сложения тоже аналогичен первому, но здесь не использован третий управляющий вход, который соответствует У12 (можно полагать для

1275396 простоты, что этот сигнал всегда равен .нулю) .

Функциями системы управления вибростендом являются: формирование испытательного сигнала; анализ выходного сигнала; управление процессом испытаний по заданной программе.

При этом реализуется следующее аналитическое выражение:

U(t) = U(t) sin (cp(t)), и

= sin (K f; + а.) „, и Йд;-=р где у - n-й дискретный отсчет функ- ЗО

Tl

I1 ции у;

N — количество значений ар: умена та на периоде;

f — частота дискретизации функЭ ции f (t):

f - дискретные отсчеты функции f(t) или значение f(t) в конце х-го шага интегрирования;

Q

<о 2 40 о И

Для упрощения реализации вычисления аргумента для каждого и+1-ro дискретного отсчета а„„ в системе реализована итерационная процедура a +, =

=(а + †"Н ). Прй. реализации линейfà ного закона частотной модуляции в системе реализуется выражение

f + — V

П 8 f 1

5О при реализации логарифмического эакона—

= anting (log > f „+ — V ), Q+!

3 где D — основание логарифма (обычно 0 = 2 или Р = 10); где U(t) — мгновенное значение сигнала на входе вибростенда;

V(t) — текущая амплитуда колеба- 15 ний (закон амплитудной момодуляции);

q (t) — текущая фаза колебаний, q(t)=2sJ f(c)d +y;

f(t) — текущая частота колебаний 2О (закон частотной модуляции).

Причем в формировании цифрового аналога у величины у=sin(сp(t)) здесь заключается формирование испытательного сигнала

Ч вЂ” скорость изменения значеf ний f (t);

V †. скорость изменения значе6 ний логарифма f (t) .

Анализ выходного сигнала проводится с целью вычисления оценок действующего значения первой гармоники, действующего значения сигнала, коэффициента гармоник и др., которые используются либо непосредственно (документируются) либо для реализации управления.

При выполнении функции управления осуществляется отработка заданного закона изменения уровня выходного сигнала. Это обеспечивается в результате реализации одного из известных (может быть выбран в значительной ,степени произвольно в зависимости от параметров объекта управления) законов управления коэффициентом передачи аттенюгтора, например, вида эт

+ < д °,— Цд птт атт

1+!

U мокс

t где К . — коэффициент передачи аттеатт нюатора;

K эт коэффицие нт пропорциональ ности;

U . — эталонное значение управа; ляемой величины (действующего =-начения сигнала) в -й момент дискретизации управляющего сигнала;

U . — экспериментальное значение

a: управляемой величины в

i-и такте дискретизации;

U»« — максимально допустимое (возможное) значение Ug.

Большинство функций системой реализуется на одних и тех же средствах в режиме разделения времени.

Функционирование системы происходит следующим образом.

По сигналу "Сброс", поступающему на вход установки в ноль триггера 33 и на установочные входы регистров

16,, Зч, 35 и 36, триггер 33 устанавливается в ноль, и в указанные регистры записывается нулевой код.

На управляющий вход А мультиплексора 22 подается код A (2), обеспечивающий передачу с второго входа мультиплексора 22 кода начальной фазы с входа задания начальной фазы на информационный вход регистра 23.

По сигналу, поступившему на управляющий вход У1 регистра 23, в послед!

2753 ний записывается код а . Следовательно, под действием сигналов А (2) и

У1 в регистр 23 записывается код а . Сказанное отражает запись

Pã 23:

На управляющий вход В мультиплексора 25 подается код В (2), обеспечивающий с второго входа мультиплексора 25 передачу кода начальной частоты fо, если закон частотной моду- ляции линейный — лин., или значение ее логарифма logf (для простоты основание логарифма опущено), если закон частотной модуляции логарифмический — лог., с входа задания начальной частоты на информационный вход регистра 26. По сигналу,поступившему на управляющий вход У7 регистра 26, в последний записывается код f или logf йн а Еа s f8 Ео н М,гдеM 0,1,2, в н

6 код приращения частоты. Задается с входа задания периода дискретности (период дискретности или период квантования управляющего сигнала по

1 времени Т = — ) системы, т. е.

А if

В(2),У7) Р„ 26:=fо — лин., P 26:=logf — лог.

Г о

По сигналу, поступающему на управляющий вход У17 регистра 16, в последний записывается код скорости развертки V или ЧЕ с вХода задания скорости развертки. В исходном состоянии Р : = 0 (по сигналу "Сброс" ) для обеспечения плавного выхода на

40 режим, т.е.

У17) Р„16:= V — лин., P 16:= V — лог.

Г: Е (Сигнал У17 возникает в начале реализации программы испытаний) .

По сигналу У18 в регистр 17 записывается код 1), или logf> нижней границы диапазона развертки частоты с входа задания нижней границы развертки, т.е.

У18) Р„17:=fÄ - лин., Р,. 17:=logfz — лог.

По сигналу У 19 в .регистр 18 зархнеи 55 границы диапазона развертки, т.е.

У19) Р„18: =Еэ — лин., Р, 18: =logf — лог.

96 12

Состояние триггера 13 определяет направление развертки частоты. Поэтому, если необходимо обеспечить начальное изменение частоты в стороны уменьшения, необходимо на вход PHразвертки вниз установки единицы триггера 13 подать соответствующий сигнал. Если же начальное изменение частоты должно проходить в сторону увеличения, то такой сигнал необходимо подать на вход PB-развертки вверх установки в ноль триггера 13, т.е.

PH) Т13:=1

РВ) T13: =О.

На управляющий вход Б коммутатора

9 под воздействием сигнала "Канал" с блока 21 управления подается код, например Б(1), обеспечивающий подключение выхода требуемого, например первого, датчика из группы датчиков 8 к информационному входу усилителя 10 (порядок подключения канала (датчиков) может быть произвольный).

Подачей кода Л(1) на управляющий вход мультиплексора 45 обеспечивается

+Г передача кодов U с входа задания о эталонных значений управляемой величины на информационный вход блока 46 памяти. Одновременно код Л(1), поступая на первый адресный вход блока 46 памяти, выбирает нужную "страницу" памяти, предназначенную для записи требуемой информации. В исходном состоянии выбирается страница для запи рт си массива U ... .По сигналу, поступив1 шему на установочный вход У23 счетчика 20, последний устанавливается в ноль . С каждым сигналом, поступившим на суммирующий вход У24 счетчика

20, содержимое его увеличивается на единицу. Одновременно на вход У29 записи блока 46 поступают сигналы, обеспечивающие запись по адресам,равным сумме Л(1) + С 20, в память последовательности кодов с информационного входа блока 46 памяти, т.е.

У23) Сл 20: =0

Л(1) У29) БП46 ГЛ(1)+С 201: =U

У24) С 20:=С, 20 +1.

Таким образом, после подачи на входы

У24 и У29 серии сигналов (количество которых определено разрядностью счетf — f чика. 20, равврв log (-а — -"- М ) макс

P для удобства выбрано M = 2,,р,В данном случае

У38) Pã5:0.

Линейный зак огарифмический

»кон

P„-23:=а„

Pt. 26 Ео

Р, 26 . =log f

Р 16:=0

Рг 17:=f„

Рг

Р, 17:=logfн

Р„ 18!=logfв

Р 34:=0 г

Р 35:=0

Р 36:=0 г

Р 1:=0

Т13:=0 или T13:-=1

Р 5:=0

Р 4 f +df

Pr 47: =logf +dlogf

13 12753 целое положительное число) в блоке

46 памяти оказывается записанным эг нужное количество значений Ба, которые определяют требуемую программу (профиль) испытаний. Затем по сигналу У26 в счетчик 20 записынается код М адреса начального счетчика управляемой функции, .оответстнующей величине f. или logf и определяемой о

Еа f»» 10 из условия Н = Е ", т.е. У26) аЕ

C420:-N

По сигналу "Сброс", поступающему также на четвертый вход блока 21 управления, на соответствующем выходе 15

У38 последнего поянляется сигнал, который, поступая на установочный вход У38 регистра 5, устанавлинает указанный регистр в ноль, т.е.

При этом коэффициент К „ передачи аттенюатора 4 оказывается равным нулю.

По сигналу, поступающему из блока

21 управления на вход У28 счетчика

53 циклов, в последний записывается код N-1, где N — код числа циклов качания частоты по частотному диапазону, с входа задания числа циклов системы, т.е.

У28) С4 53: =Н-1.

По сигналу Н (6), поступающему с блока 21 управления на управляющий входмультиплексора 48, на выходе последнего появляется код Е или

logf с входа задания начальной часа тоты. Сигнал У20 обеспечинает запись в регистр 49 кода f или 1ояЕ,т.е.

Н(6), У40) Р 49:=f — лин., Р 49:=logf — лог. г о

По сигналу Н(7) код f или d logf 45 проходит с седьмого входа мультиплексора 48 на его выход и затем по сигналу У43 записывается н регистр 50, т.е.

Н(7), У43) Р, 50: = df — лин., Р 50:=dlogf †л.

Если Т13 установлен в ноль сигналом "PB" т.е. Х1=0, то по сигналу

У41 выполняется операция сложения н 55 алгебраическом сумматоре 51 над кодами, хранящимися в регистрах 49 и 50 (н данном случае fz + df или logf +, 96

14

+ dlogf). Сигнал Н(2) обеспечивает прохождение кода полученной суммы с сумматора 51 на выход мультиплексора

48. По сигналу У37 код суммы f„ +df или 1онЕ + d logf записывается в регистр 47, т.е.

У41, Н(2), У37) P 47:=-Р„49 +

+Р, 50, если Х1=0;

У42, Н(2), У37) Pã 47:=Pг49

-Р„50, если Х1=1.

Рг 47:= fî + df — лин

Р„47: logfo + d logf — лог.

На этом - .заканчивается устанонка системы в исходное состояние, которое отражено в таблице.

Работа системы начинается по сигналу "Пуск" с реализации этапа "выхода на режим". При этом система обеспечивает плавное увеливение действующего значения управляющего (испытательного) сигнала на фиксированной частоте до тех пор, пока действующее значение сигнала на входе усилителя 10 не достигнет (с определенной точностью) эг значения Uo „ . Это обеспечивается плавным (последовательно шаг за шагом) увеличением коэффициента передачи аттенюатора 4 в процессе формирования гармонического сигнала фиксированной частоты f

17 12753 усреднения, N = 2"/Е„, Е„ — текущее значение частоты управляемого сигнала.

При этом блок 21 управления вырабатывает сигналы Д(1), по которому, код с выхода умножителя 43 через мультиплексор 29 поступает на первый информационный вход сумматора 15; по сигналу Е(5) код с регистра 34 (в исходном состоянии ноль) через муль- 10 типлексор 30 поступает на второй вход сумматора 15, где по сигналу

У!1 реализуется операция вычитания.

Полученный код разности при прохождении через регистр 3 1 сдвига под воэ- 15 действием сигнала У14 сдвигается на

R разрядов вправо (так реализуется операция деления на 2"). .Полученный код с выхода регистра 3 1 сдвига под действием сигнала У8 записывается 20 в рабочий регистр 28, т.е, Д(1),Е(5) У11,У14,У8) Рг 28:=(УМН43-Р„34) 2

Под действием сигнала 3(2) на второй информационный вход умножителя 43 через мультиплексор 41 поступает ранее полученный код с выхода регистра 28. На первый информацион,ный вход умножителя 43 через мультиплексор 42 по сигналу И(1) поступает код через мультиплексор 14, либо с выхода регистра 26, если сформирован сигнал Г(2), либо с выхода преобразователя 27, если сформирован сигнал Г(1). По сигналу У34 в умножителе 43 выполняется операция умножения, т.е.

3(2), И(1),Г(2),У34) УМН43:= г 28 г 26 — лин., 3 (2), И(1), Г(1), У34) УМН43: =

=Рг 28 ФП27 (Р„26) — лог.

Затем под действием сигналов Д(1), Е(5), У10, У13, У31 реализуется 4 операция сложения кода, хранящегося в регистре 34 (проходит на сумматор

15 через мультиплексор 30), и кода, хранящегося в блоке 43 (проходит на сумматор 15 через мультиплексор 29), результат. сложения, проходя беэ изменения через регистр сдвига, записывается в регистр 34. Таким образом в регистре 34 накапливается код (ПЭ) квадрата действующего значения управляемого сигнала, т.е.

Д(1),Е(5),У10,У13,У31) Р 34:=

Pã 34 + УМН43

96 18

Периодически (по сигналам, поступающим на второй тактовый вход "Такты 2" блока управления, период следования которых определяется требуемым временем выходов на режим) блок 21 управления вырабатывает последовательность управляющих сигналов, по которым реализуется сравнение действующего значения управляемого сигнала U> с зтаэг

» » о лоном U М, на фиксированной частооэт те. Если при этом окажется, что

«U> система увеличивает коэфМо фициент передачи аттенюатора 4 на фиксированную величину ь К „, т.е. реализуется итерационная процедура то система переходит к реализации основной задачи: отработка программы (профиля) испытаний.

Указанное реализуется следующим образом.

По сиг|.алу УЗО иэ ячейки памяти, эт хранящей эталонное значение U „, действующего значения напряжения для частоты f, блока 46 памяти считывао»„ ется код ОЭМ . Этот код по сигналам

Мо

Н(4) и У43 записывается в регистр

50, т.е.

УЗО, Н(4), У43 Рг 50:=БП46(Л(1)+Мо).

По сигналам Ж(3) и У20 из содержимого регистра 34 извлекается корень квадратный в блоке 38 (код поступает через мультиплексор 37). По сигналу

У22 код действующего значения управляемого сигнала переписывается из блока 38 в регистр 40, т.е.

Ж(3), »20) БК38:= Р 34, У22) Р„40: =БК38.

Далее по сигналу Л(3) и У29 (код в счетчике 20 не меняется) в ячейку памяти с адресом (Л(3)+М ) записывается код текущей величины действующего значения U управляемого сигнала.

После этого йо сигналам УЗО, Н(4) и у40 код UaN записывается в регистр

49, т.е.

Л(3), У29) БП46(Л(3)+М Р 40, УЗО,Н(4).Y40) Рг 49:=БП46 Л(3)+М,).

По сигналу У42 в алгебраическом сумматоре 51 реализуется операция вычитания. По знаку разности Р, 49 — Р„ 50, т деляется вып о т эт ние Условия ПЭмо«ПЭм, Если ПЭм- ПЭм >

>О (знак разности плюс), система пе19

12753

20 реходит к реализации программы испытаний. Если же U0 — U> сО, то блок

0Мо 8Мо

21 управления вырабатывает сигналы, обеспечивающие приращение значения

К

CRT y

По сигналам Н(9), У43 в регистр

50 через мультиплексор 48 заносится код аК,, а по сигналам H(10), У40 в регистр 49 из регистра 5 через мультиплексор 48 заносится код К, (в исходном состоянии К „ = О), т.е.

Н(9), У43 Р, 50:= АКатт

Н(10), У40 Р 49:=Р„5.

По сигналу У41 в сумматоре 51 реализуется операция сложения. Код полученной суммы по сигналу У43 заносится в регистр 50, т.е.

У41, У39) P 5: =P 49 + P„50.

96 20 первый информационный вход сумматора

15 через мультиплексоры 14 и 29 поступает код текущего значения частоты

Гп или логарифма частоты 1одГ, . По сигналу У10 сумматор 15 реализует операцию сложения. Код полученной .суммы без изменения по сигналу У13 проходит через регистр 31 сдвига и по сигналам В(1), У7 записывается в регистр 26, т.е.

Е(3), Г(2),Д(2),У10,У13,В(1) У7)

Рг26 Рг 26 + !

Очевидно, что содержимое регистра 26 определяет приращение кода фазы, а содержимое регистра 16 — приращение приращения кода фазы гармонической функции. То есть под действием указанной последовательности управляющих сигналов реализуются две итерационные процедуры вида

У2, У4) Р,. 1:=sin (Р 23); и Г(2) или Г(1), Д(2), Е(2), У10, У13, А(1), У1, обеспечивая как и ранее реализацию операции сложения, т. е °

Г(2),Д(2),Е(2),У10, У13,А(1)У1)

Р„23: =Pl 23 + P 26 — лин.

Г(1),Д(2), Е (2), У10, У13, А(1) У1)

Р„ 23:=ФП27(Р 26) — лог.

Под действием сигнала Е(3) код V> или

V с выхода регистра 16 через мульти- SS

0 плексор 30 поступает на второй информационный вход сумматора 15. В зто же время по сигналам Г(2) и Д(2) на

При этом происходит увеличение К на величину dK . Гармонический сигнал той же фиксированной частоты f но большого уровня по сравнению с пре-25 дыдущим циклом, продолжает -поступать на вибростенд.

Аналогично описанному в регистре

3 > накапливается новое значение U», l

Мо которое затем сравнивается с этало- щ ном и т.д. до выполнения условия

* г

"эль "Ь. - О.

При этом система начинает реализовать заданную программу испытаний, Блок 21 управления вырабатывает сигнал У17, по которому в регистр 16 заносится код V или Vp. Система продолжает формирование гармонического сигнала. При этом блок 21 управления вырабатывает сигналы У2 и 40

У4, обеспечивая занесение в регистр

1 очередного кода мгновенного значения гармонического сигнала, т.е.

anè =ап + Лап и адать = Ьа„+Ь an ь

Увеличение содержимого регистра

26 происходит только при условии, когда триггер 13 направления развертки находится в нулевом состоянии. В противом случае (когда триггер 13 в единице) вместо сигнала У10 на сумматор 15 подается сигнал У11. При этом реализуется операция вычитания, т.е.

Е (3), Г(2), Д (2), У11, У13, В (1), У7)

Р, 26: =Р,. 26 — Р„16.

При такой последовательности управляющих сигналов реализуется развертка частоты гармонического сигнала в сторону уменьшения частоты. Исходное состояние регистра 13 определяется сигналами PH и РВ. Текущее состояние триггера определяется следующим образом. Если предыдущее состояние триггера 13 — ноль, :то сигнал с единичного выхода триггера обеспечивает прохождение через мультиплексор

19 кода f или logfz в регистре 18.

Если предйдущее состояние триггера

13 — единица, то сигнал с его единия« ного выхода обеспечивает прохождение через мультиплексор 19 кода f или logf с регистра 17. По. сигналу

Е(4) этот код проходит через мультиплексор 30 на второй информационный вход сумматора 15. На первый информационный вход этого сумматора 15 в это время по сигналам Г(2) и Д(2) 1275396

21 через мультиплексоры 14 и 29 поступает код с выхода регистра 26. По сигналу У12 на сумматоре 15 реализуется операция "инверсного вычитания".

Выход знакового разряда этого сумматора 15 и определяет текущее состояние триггер 13, в которое он устанавливается по сигналу У9, т.е. если Т13=0, то Е(4),Г(2),Д(2),У12,У9) 1Î

Т 13: (Р; 18-P„26 ); если Т13=1, то Е(4),Г(2),Д(2),У12,У9)

T13: © (P 1 7-Р„26) .

Параллельно с формированием гармонического сигнала, как и ранее,система проводит анализ управляемого сигнала (дискретный эквивалент которого по сигналам У9 снимается с выхода аналого-цифрового преобразователя 12).

Процедура вычисления квадрата действующего напряжения уже описана.

Поэтому здесь приведем лишь формализованное ее описание:

Б (1), У5, У6, 3 (6), И (5), У34) УМН43:

АЦП12; АЦП12;

В процессе формирования модулиро- 15 ванного по частоте гармонического сигнала системой осуществляется сравнение значений текущей частоты f< и текущей частоты управления f>ä. Напомним,что f»= f< + Мфf, здесь М =

1,2 3 При достижении очередного значения f>Ä блок 21 вырабатывает сигналы, обеспечивающие вычисление некоторых параметров управляемого сигнала (действующего значения пер- 25 вой гармоники U> действующего зна чения сигнаЛа U коэффициента. гармоник К ) и реализацию функции управления. Отмеченные операции системой реализуются периодически с периодом 1р

1 дискретности T> = — . Указанные, ьЕ действия инициируются единичным сос тоянием триггера 33. Как уже отмечалось, его исходное состояние ноль.

Текущее состояние определяется соотнош мием содержимых регистров 26 и

47. Для сравнения указанных величин блок 21 управления вырабатывает сигналы Г(2), Д(2) и Е(8), по которым сигналы с выходов регистров 26 и 47 поступают на информационные входы алгебраического сумматора 15, где по сигналу У11 реализуется операция вычитания. Знак разности с выхода знакового разряда сумматора поступает на второй вход сумматора 32 по модулю два. На его первый вход постоянно подается инверсное значение состояния триггера 13 (триггер 13 в данный момент не меняет свое состояние, так как отсутствует сигнал У9).

Результат сложения по модулю два указанных величин по сигналу У16 записывается в триггер 33, т.е.

Г(2),Д(2),Е(8),У11,У16)Т33:=

=Т13 Q+ sign (Р, 26-Р„47), здесь (+) — знак суммы по модулю два.

Д(1) ьE(5) ýУ11 эУ14эУ8) Р, 28:=

=(УМН43-P 34) 2

3(2),И(1),Г(2),У34) УМН43:=

=Р 28 ° Р, 26 — лин.

3(2),И(1),Г(1),У34) УМН43:=

=Р1. 28 ФП27(Р„ 26) - лог.;

Ч(1),Е(5),У10,У13,У31) Р 34:=

=Рг 34 + УМН43

Далее система вычисляет мнимую а

U и действительную Us составляющие .амплитуды первой гармоники. При этом используется преобразование Фурье.

При вычислении U системой реалии зуются следующие операции. По сигналу И(5) код с выхода преобразователя

12 поступает на первый информационный вход умножителя 43. На его второй информационный вход по сигналу 3(3) через мультиплексор 41 поступает код с выхода преобразователя 24 фазы в амплитуду, который по сигналу У2 вырабатывает код функции sin от аргумента, записанного в регистре 23. По сигналу У34 в умножителе формируется код произведения указанных величин, т,е.

И(S) 3(3),У2,У34) УМН43:=

=АЦП12.ПФ24 (sin Р 23).

Далее, как и ранее, реализуется алгоритм экспоненциального усреднения.

По сигналу Д(1) код с выхода умножителя 43 через мультиплексор 29 поступает на первый информационный вход сумматора 15. На его второй информационный вход по сигналу Е(6) через мультиплексор 30 поступает код с регистра 35 (в исходном состоянии ноль).

По сигналу У11 реализуется операция вычитания. Полученный код разности при прохождении через регистр 31 сдвига под воздействием сигнала У14 сдвигается вправо на R разрядов (код

2.:3

1275396

55 умножается на 2 ") . Полученный код с выхода регистра 3 1 сдвига под дейст вием сигнала У8 записывается в рабочий регистр 28, т.е..

Д(1), Е(6),У11,У14,У8) Р,; 28:=

= (УМП43-P 3 5) 2

Под действием сигнала 3(2) на второй информационный вход умножителя 43 через мультиплексор 41 поступает ра- 10 нее полученный код с выхода регистра

28. На первый информационный вход умножителя 43 через мультиплексор

42 по сигналу И(1) поступает код через мультиплексор 14, либо с выхода регистра 26, если сформирован сигнал

Г(2), либо с выхода преобразователя

27, если сформирован сигнал Г(1). По сигналу У34 в умножителе 43 вьитолняется операция умножения, т.е, 20

3 (2), И(1), Г(2), У34 УМН43: =

=Р 28- Р 26 — лин.

3(2),И(1),Г(1),У34) УМН43:=

=Р ?8 ФП27(Р 26) — лог.

Затем под действием сигналов Д(1), Е(6), У 10, У13, У32 реализуется операция сложения кода, хранящегося в регистре 35 (проходит на сумматор 15 через мультиплексор 39), и кода хранящегося в блоке 43 (проходит на сусумматор 15 через мультиплексор 29), результат сложения, проходя без изменения через регистр 3 1 сдвига, записывается в регистр 35. Таким образом, 35 в регистре 35 накапливается код

1 †.Uo .мнимой составляющей амплитуды первой гармоники.

Д(1),Е(6),У10,У13,У32) Р 35:=

=Р 35+УМН43.

Вычисление 13„ осуществляется аналогично рассмотренному вьппе с той лишь разницей, что с преобразователя 24 снимается код функции cos а не з п, и что результат накапливается в регистре 36, т.е.

И(5), УЗ,З (3), У34) УМН43: =

=АЦП12 ПФА24 (cos Р, 23);

Д(1),Е(7),У11,У14,УЯ) Р„28:=

= (УМН43-Р,, 36) 2

3(2),И(1),Г(2),У34) УМН43:=

=Р„28 P„26 — лин., 3 (2), И(1), Г(1), У34) УМН43: =

=Р3. 28 ФП27(Р 23) — лог,;

Д(1),Е(7),У10,У13,УЗЗ) Р, 36:=

=Р„Зб + УМН43.

«

Так накапливается код — U

Повторяя указанную последовательность операций, система обеспечивает непрерывное формирование испытательного сигнала: гармонический сигнал с линейным или логарифмическим законом частотной модуляции (частный случай — с фиксированной частотой) и анализ (получение оценок квадрата действующего значения управляемого сигнала, действительной и мнимой составляющей амплитуды первой гармоники). Кроме того, как уже отмечалось, периодически, с периодом

1 дискретности 3 =, система осуьК ществляет вычисление действующих значений сигнала и его первой гар,моники и коэффициента нелинейных искажений, и реализует функцию управления. Это выполняется при сравнении значений текущей частоты f и текущей частоты управления f>.„no сигналу с триггера 33 управленйя, поступающему в блок 21 управления. При этом блок 21 управления вырабатывает сигналы 3(4) и И(3), по которым код с регистра 35 через мультиплексоры 41 и 42 поступает на оба информацион,ных входа умножителя 43, где по сигналу У34 реализуется операция умножения, т.е.

3(4),И(З),У34 УМН43:=PÄ 35 Р,-35.

Далее по сигналу Д(1) код квадрата мнимой составляющей амплитуды первой гармоники через мультиплексор 29 поступает на первый информационный вход сумматора 15. На его второй информационный вход по сигналу Е(1) через мультиплексор 30 поступает код нуля. По сигналу У10 реализуется one Z рация сложения (U +О). По сигналу

У13 код полученной суммы проходит без изменений через сдвигатель 31 и по сигналу 18 записывается в регистр 28 (эдесь операции, выполняемые по сигналам Д(1), Е(1), У10, У13, не имеют самостоятельной функциональной нагрузки. С их помощью лишь обеспечивается передача кода с выхода умножителя 43 на вход регистр ра 28), 3г. е.

Д(1), Е (1) У10, У13,У8) Р, 28: =УМН43 .

12753

Затем по сигналам 3(5) и И(4) код с выхода регистра 36 через мультиплексоры 41 и 42 поступает на оба информационных входа умножителя 43, где по сигналу У34 реализуется операция ум- 5 ножения, т.е.

3 (5),И(4),У34 УИН43: =Р„36- Р, 36.

По сигналу Д(1) код полученного прризведения с выхода умножителя 43 поступает через мультиплексор 29 на первый информационный вход сумматора

15. На его второй вход по сигналу

E(9) через мультиплексор 30 поступает код с выхода регистра 28. По сигналу

У10 сумматор 15 реализует операцию сложения. Полученный код суммы, проходя (по сигналу У15) через регистр

3 1 сдвига, сдвигается на два разряда влево (умножается на четыре) и по сигналу У8 записывается в регистр

28, т.е.

Д(1) БE(9) УУ10,У15УУ8) Р 28: =2

«(P, 28 + УИН43).

Далее по сигналу Ж(2) код с выхода регистра 28 поступает через мультиплексор 37 на блок 38 извлечения корня, где по сигналу У20 реализуется функция извлечения корня квадратного, т.е. 30

Ж(2), У20) БК38:=-)Р 28.

Полученный код действующего значения первой гармоники сигнала (напомним:

U< и /42 U<> = (2иа) +(2ц ) ) с выхода блока 38 по сигналу У21 эапи- З5 сыв".åòñÿ в регистр 39, т.е.

У21) Р, 39:=БК38, Действующее значение управляемого сигнала вычисляется под действием следующих сигналов: по сигналу Ж(3) код квадрата действующего значения, накопленный ранее в регистре 34, подается через мультиплексор 37 на вход блока 38, rpe под действием сиг- 4 нала У20 выполняется операция извлечения корня квадратного, т.е.

Ж(3), У20) БК38:= P 34.

56

Полученный код действующего значения сигнала с выхода блока 38 по сигналу

У22 заносится в регистр 40, т.е.

У22) Р 40: = БК38.

$5

Коэффициент нелинейных искажений

ГБр-U2 определяемый по формуле K> =), 28)()а

96 26

)(100, вычисляется под действием следующих управляющих сигHBJloB По сигналу Е(5) код с регистра 34 поступает на второй информационный вход сумматора 15. На его первый вход подается код с выхода регистра 28 (под действием сигнала Д(3). По сигналу

У12 в алгебраическом сумматоре 15 реализуется операция "инверсного"

I вычитания (от содержимого регистра

34 отнимается содержимое регистра 28).

Код полученной разности проходит через сдвигатель 31 (по сигналу У13) без изменения и по сигналу 3(?) поступает на второй информационный вход умножителя — делителя 43. На его первый вход по сигналу И(2) поступает код с регистра 28. По сигналу У35 реализуется операция деления,т.е.

E(5),Ä(3),Ó12, Ó13,3 (7) 3) И(2),У35).

YMH43: =(P(.34-Pг 28) /Р 28.

Код полученного частного по сигналу

Ж(1) поступает через мультиплексор

37 на вход блока 38, где по сигналу

У20 реализуется операция извлечения. корня кйадратногоБ т.е.

Ж(1), У20) БК38: YMH43

По сигналу 3(1) на второй вход умножителя 43 через мультиплексор 41 подается.код с выхода блока 38, а на первый вход — код "100" через мультиплексор 42 по сигналу И(6). По сигналу У34 в умножителе 43 реализуется операция умножения. Код полученного произведения по сигналу У36 записывается в регистр 44, т.е.

3(1), И(6), У34) УИН43:=БК38 100;

У36):Р„44: =УИН43.

Каждому значению частоты управления

Й„ поставлен в соответствие код в счетчике 20. При увеличении значения f>„ hf код в счетчике 20 увеличивается на единицу. Это происходит если триггер 13 направления развертки установлен в ноль. Если триггер 13 установлен в единицу,то при уменьшении значения на j f (или

logf „ на I)logf>„) код в счетчике

20 уменьшается на единицу. Такое увеличение кода в счетчике 20 осуществляется по сигналу У24. По сигналу У25 осуществляется уменьшение кода в счетчике 20 на единицу. Следовательно, по сигналам У29 в соответствующие "страницы" памяти по выб27

1275396

10 т.е °

55 раиным адресам могут быть записаны коды с регистров 39, 40 и 44 (это производится без изменения коДа в счетчике 20), т.е.

Л(2);У29) БП46 1Л(2)+С4 201: =.Рг 39;

Л(3), У29) БП46 (Л (3) +С4 20): =Р„40;

Л(4), У29) БП47 (Л (4)+С 20): =Р 44.

После получения оценок параметров управляемого сигнала реализуется выбранный алгоритм управления (в калщой точке f „) коэффициентом передачи аттенюатора. По сигналам Л(3)

УЗО текущий код U считается из со15 ответствующей ячейки памяти блока 46.

По сигналу Н(4) он поступает через мультиплексор 48 на входы регистров

5, 47,49 и 50. По сигналу У43 укаэанный код записывается в регистр

50, т.е.

Л(3),УЗО,Н(4),У43 P 50:=БП46(Л(3)+С 20)

Затем по сигналам Л(1), У24 или У25 и УЗО иэ соответствующей ячейки памяти блока 46 считывается код эталонного значения й„м (У25 уменьшает, а У24 увеличивает содержимое счетчика 20 на единицу). По сигналам Н(4) и У40 этот код через мультиплексор

48 записывается в регистр 49, т.е.

Л(1),У25/У24,УЗО,Н(4),У40) Р„ 49:=

=БП(Л(1) + С,20) По сигналу У42 в сумматоре 51 реализуется операция выиитания. Код полу- 35 ченной разности по сигналу Н(2) проходит через мультиплексор 48 и по сигналу У40 записывается в регистр

49, т.е.

У42,Н(2),У40) PÄ 49:=P 49-Pã 50 ° (40

Затем по сигналам H(11) и У43 код

П „ записывается в регистр 50. По сигналу У45 в блоке 52 реализуется операция деления, результат которой по сигналу И(3) проходит через мультиплексор 48, а по сигналу У43 записывается в регистр 50, т.е.

H(11) «У43) Pã.50:=0««акс

У45 Н(3),У43) P 50:=Р,49/Р 50

По сигналу Н(8) код К коэффициента пропорциональности проходит через мультиплексор 48, а по сигналу У40 записывается в регистр 49, т.е.

Н(8), У40) Р 49:=К.

По сигналу У44 в умножителе 53 реализуется операция умножения. Код произведения по сигналу Н(3) проходит через мультиплексор 48 и по сигналу

У43 записывается в регистр 50, т.е.

У44, Н(3),У43) Р 50:=Р 49 ° Р 50.

Далее, по сигналу H(10) код с выхода регистра 5 проходит через мультиплексор 48, а по сигналу У40 записывается в регистр 49, т.е.

Н(10), У40) Р; 49:=Р 5.

Наконец, по сигналу У41 реализуется операция сложения. Полученный код суммы по сигналу Н(2) проходит через мультиплексор 48, а по сигналу У39 записывается в регистр 5, т ° е.

У41, Н(2),У39 P„ =P 49 + Р 50.

Таким образом, реализуется выбранный для примера алгоритм управления вида эт

Ua;Ä вЂ” Па: атт; атт . и эт

Па;, — Ua; или К,=К„+К м<«кс (в зависимости от направления развертки частоты).

Полученный код коэффициента К „.

1 +! определяет значение коэффициента передачи аттенюатора 4, фиксированное до следующего "момента управления определяемого очередным значением f «

Очередное значение частоты. управления Й„„вычисляется следующим образом.

По сигналу Н(5) код с выхода регистра 47 проходит мультиплексор 48 и по сигналу У40 записывается в регистр

49,,т ° е.

Н(5), У40) Р 49:=Р 47.

По сигналу Н(7) код hf или 4 1о8Е проходит через мультиплексор 48 и по сигналу У43 записывается в регистр 50, Н(7), У43 Р„50:= ьŠ— лин., P„50:= hlogf — лог.

Затем по сигналу У43 сумматор 51 реализует операцию сложения. Код полученной суммы по сигналу Н(2) проходит мультиплексор 48 и по сигналу У37 записывается в регистр 47, т.е.

У41, Н(2), У37) Р 47:=P, 49 + P 50

Так реализуется итерационная процедуаf» „+4

logf>„+ Alogf, если триггер 13 ус?9

127539 б

После выработки сигнала У39 блок 21 управления периодически вырабатывает сигналы Н(10), У42, Н(2), У39 до установлен в ноль. Если триггер 13 находится в единице, то реализуется процедура f, f, hf. Это происходит аналогично описанному, только вместо сигнала У41 на сумматор 51 подается сигнал "42. При этом реализуется операция вычитания, т.е. тановления регистра 5 в нулевое положение (до появления сигнала У38). На этом система заканчивает свою работу.

Таким образом, введение новых функциональных блоков и связей обеспечивает предлагаемой системе управления вибростендом по сравнению с известной ряд существенных преимуществ;. повышена точность воспроизведения испытательных сигналов; расшпрен частотный диапазон изменения псчена возможность проведения анализа результатов испытания путем вычистизация управления работой вибростениспользование принципа микропрограммсовременная элементная база. Все это существенно расширяет функциональные возможности известных устройств аналогичного назначения и позволяет существенно сократить перечень измерительных приборов и устройств, испольвие фиксированной или качающейся частоты.

Система управления вибростендом, содержащая последовательно соединенные регистр цифроаналогового преобразователя, цифроанапоговый преобразователь, фйльтр нижних частот, аттенюатор, усилитель мощности, вибростенд, группу вибродатчиков, коммутатор, масштабирующий усилитель, блок

У42,Н(2),У37) Р 47:=Р„49-Р, 50.

При проведении испытаний на вибро- 10 прочность и на виброустойчивость выбирают необходимое число N полных циклов изменения частоты от fн до f и обратно. При изменении f„ периодически происходит изменение состояния 15 испытательных сигналов; расширен диатриггера 13. Сигнал Х1 о состоянии триггера 13, проходя через блок 21 управления, поступает на вычитающий вход счетчика 53. Этот управляющий сигнал У27 уменьшает каждый раз, на 20,пения оценок коэффициента нелинейедипицу содержимое счетчика 53.При ных искажений, действующих значений поступлении на вычитающий вход счет- управляемого сигнала и его первой чика 53N импульсов (сигналов У27) в гармоники; обеспечена полная автоманем формируется сигнал Х5 отрицательного переполнения, который указы- 25 да по заданной программе; обеспечена вает на то, что программа испытаний автоматизация задания программы исзавершена. питаний; обеспечен плавный сброс упПо завершению программы испытаний равляющего сигнала при завершении или в любой момент по желанию опера- программы испытаний либо по команде тора, который подает сигнал "Стоп", 30 оператора; обеспечен плавный выход блок 21 управления вырабатывает сиг- на режим. палы, обеспечивающие плавный сброс Несомненным преимуществом систеуправляющего сигнала. Данная проце- мы управления вибростендом является дура аналогична процедуре выхода на режим. Однако при этом осуществляет- З» ного управления, который позволяет ся не увеличение, а уменьшение зна- изменить алгоритм работы системы с чения К до нуля. Это реализуется целью повышения качества управления, следующим образом. В конкретной реализации использована

По сигналам Н(9), У 43 в регистр

50 через мультиплексор 48 заносится код h К,, а по сигналам Н(10), У 40 в регистр 49 из регистра 5 через мультиплексор 48 заносится код К „

"и т.е.

Н (9), У43) Р,. 50: = 4 К„„, эуемых при проведении вибрационных

Н(10), У40) Р 40:=P„5. испытаний на гармоническое воэдейстПо сигналу У42 в сумматоре 51 реализуется операция вычитания. Если: результат отрицательный (Ко,„„» h К, .то вырабатывается сигнал У38 (на о ретения основе анализа сигнала ХЗ), и регистр

5 устанавливается в ноль ° Если результат положительный, то вырабатываются сигналы Н(2), У39 занесения разности в регистр 5, т.е. 55

У42,У38) Р,.5:=О, если Р 49-Ь,.50 < О;

У42,Н(2),У39) P 5:=Р,49-Р,50, если

Pã49-Pã50 О °

1275396

:32 аналоговой памяти, аналого-цифровой преобразователь, а также триггер направления развертки, мультиплексор задания закона модуляции частоты, первый алгебраический сумматор, регистр задания скорости развертки, информационный вход которого является входом задания скорости развертки системы, регистр задания нижней границы диапазона развертки, информационный вход которого является входом задания нижней границы диапазона развертки системы, последовательно соединенные регистр задания верхней границы диапазона развертки, информационный вход которого является входом задания верхней границы диапазона развертки системы, и мультиплексор выбора направления разверт- 20 ки, а также реверсивный счетчик адреса, регистр аттенюатора, выход которого подключен к второму информационному входу аттенюатора, и блок управления, первый вход которого является 25 входом задания закона модуляции частоты системы, второй вход — входом запуска системы, третий вход — первым тактовым входом системы, четвертый вход — входом задания начальных условий системы, а выходы блока управления соединены соответственно с управляющими входами регистра цифроаналогового преобразователя, коммутатора, блока аналоговой памяти,ана35 лого-цифрового преобразователя, двумя входами регистра аттенюатора, с входом регистра задания скорости развертки, с входом регистра задания нижней границы диапазона развертки и с вхо40 дом регистра задания верхней границы диапазона развертки, о т л и ч а ю— щ а я с я тем, что, с целью расширения функциональных возможностей, в систему введены последовательно соединенные мультиплексор выбора фазы, регистр задания фазы и преобразователь фазы в амплитуду, последовательно соединенные мультиплексор выбора частоты, регистр задания час- тоты и функциональный преобразователь, 50 последовательно соединенные рабочий регистр и мультиплексор выбора первого слагаемого, а также мультиплексор выбора второго слагаемого, регистр сдвига, последовательно соединенные. сумматор по модулю два и триггер управления, а также три регистра памяти, последовательно соединенные мультиплексор выбора подкоренного выражения, блок извлечения корня и регистр хранения действующего значения первой гармоники, а также регистр хранения действующего значения сигнала, мультиплексор выбора первого сомножителя, последовательно соединенные мультиплексор выбора вторс го сомножителя, первый блок умножения деления, регистр хранения коэффициента гармоник, мультиплексор блока памяти и блок памяти, последовательно соединенные регистр частоты управления, мультиплексор выбора операнда и регистр первого операнда, последовательно соединенные регистр второго операнда и второй блок умножения — деления, а также второй алгебраический сумматор и счетчик циклов, причем второй информационный вход второго блока умножения — деления подключен к второму информационному входу мультиплексора выбора операнда, к выходу регистра первого операнда и первому информационному входу второго алгебраического сумматора, выход которого подключен к третьему-информационному входу мультиплексора выбора операнда, выход знакового разряда второго алгебраического сумматора подключен к пятому входу блока управления, а второй информационный вход — к выходу регистра второго операнда, выход второго блока умножения — деления соединен с четвертым информационным входом муль- типлексора выбора операнда, пятый информационный вход которого подключен к выходу блока памяти и к информационному выходу системы, информационный вход регистра частоты управления подключен к информационным входам соответственно регистра аттенюатора, регистров второго и первого операндов, шестой, седьмой, восьмой и девятый информационные входы мультиплексора выбора операнда являются соответственно входом задания начальной частоты, входом задания периода дискретности, входом задания коэффициента пропорциональности закона управления и входом задания приращения коэффициента передачи аттенюатора системы, десятый информационный вход подключен к выходу регистра аттенюатора, а одиннадцатый вход является входом задания кода максимального значения напряжения на выходе атеннюато127539

25 ра системы, вход задания нулевого кода системы подключен к первому информационному входу мультиплексора выбора второго слагаемого, второй информационный вход которого подключен к информационному входу преобразователя фазы в амплитуду, первый информационный вход мультиппексора выбора фазы соединен с выходом регистра сдвига, с первым информационным IÎ входом мультиплексора выбора частоты, с информационным входом рабочего регистра, с первыми информационными входами трех регистров памяти и с первым информационным входом мульти- I5 плексора выбора первого сомножителя, а второй информационный вход мультиплексора выбора фазы является входом задания начальной фазы системы,,вход задания начальной частоты которой 20 . соединен с вторым информационным .входом мультиплексора выбора частоты, выход регистра задания частоты соединен с первым вхоцом мультиплексора задания закона модуляции частоты, второй информационный вход которого соединен с выходом функционального преобразователя, а выход мультиплексора соединен с вторым информационным входом мультиплексора выбора первого слагаемого и с первым информационным входом мультиплексора выбора второго слагаемого, второй информционный вход которого соединен с вторым информационным входом мультиплексора выбора первого сомножителя, с первым входом мультиплексора выбора подкоренного выражения, с третьим информационным входом мультиплексора выбора второго слагаемого gg и с первым информационным входом мультиплексора выбора первого слагаемого, а также с выходом рабочего регистра, третий вход мультиплексора выбора первого слагаемого соединен с вторым информационным входом мультиплексора выбора подкоренного выражения и с вы,ходом первого блока умножения — деления, второй вход которого соединен с выходом мультиплексора выбора первогo rg сомножителя, третий информационный вход которого соединен с входом регистра хранения действующего значения сигнала и с выходом блока извлечения корня, четвертый информационный вход мультиплеКсора выбора первого сомножителя подключен к выходу преобразователя фазы в амплитуду и к информаб ционнаму входу регистра цифроаналогового преобразователя, установочный вход которого подключен к входу установки в ноль триггера управления, к установочным входам трех регистров памяти, к входу задания начальных условий системы и установочному входу регистра задания скорости развертки, выход которого подключен к четвертому информационному входу мультиплексора выбора второго слагаемого, пятый вход которого соединен с выходом мультиплексора выбора направления развертки, второй информационный вход которого соединен с выходом регистра задания нижней границы диапазона развертки, а управляющий вход— с выходом триггера направления развертки и шестым входом блока управления, седьмой вход которого подключен к единичному выходу триггера управления, первый вход сумматора по модулю два подключен к пулевому выходу триггера направления развертки, второй вход сумматора по модулю два подключен к информационному входу триггера направления развертки и к гыходу знакового разряда первого алгебраического сумматора, второй выход которого подкл|очен к .регистру сдвига, первый информационный вхоц— к выходу мультипчексора выбора первого слагаемого, а второй информационный вход — к выходу мультиплексора выбора второго слагаемого, шестой информационный вход которого подключен к третьему информационному входу мультиплексора выбора подкоренного выражения и выходу первого регистра памяти, седьмой информационный вход-, к выходу. второго регистра памяти, к пятому информационному входу мультиплексора выбора первого сомножителя и третьему информационному входу мультиплексора выбора второго сомножителя, четвертый информационный вход которого подключен к выходу третьего регистра памяти, к шестому информационному входу мультиплексора выбора первого сомножителя и восьмому информационному входу мультиплексора выбора второго слагаемого, девятый информационный гход которого подключен к выходу регистра частоты управления, седьмой и пятый соответственно информационные входы мультиплексоров выбора первого и второго сомножителей обьединены и подключены

1275396

35 к выходу аналого-цифрового преобразователя, шестой информационный вход мультиплексора выбора второго сомножителя подключен к входу задания кода Сто" системы, вход задания 5 числа циклов которой подключен к информационному входу счетчика циклов, выход отрицательного переполнения которого подключен к восьмому входу блока управления, девятый вход которого подключен к выходу положительного переполнения реверсивного счетчика . адреса, информационный вход которого является входом задания начального адреса системы, а выход — к первому 15 адресному входу блока памяти, второй адресный вход которого объединен с управляющим входом мультиплексора блока памяти, второй, третий и чет:вертый информационные входы которого подключены соответственно к входу

I задания эталонных значений управляемой величины системы, к выходу регистра хранения действующего значения первой гармоники и выходу регист- 5 ра хранения действующего значения сигнала, входы задания направления развертки системы подключены к входам установки в единицу и в ноль триггера направления развертки,вход ЗО записи эталона, второй тактовый вход, вход остановки системы и вход задания номера канала подключены соответственно к десятому, одиннадцатому, двенадцатому и тринадцатому входам блока управления, соответствующие выходы которого подключены к управляющим входам мультиплексора выбора фазы, мультиплексора выбора частоты, мультиплексора задания закона модуляции, мультиплексора выбора первого слагаемого, мультиплексора выбора второго слагаемого, мультиплексора выбора подкоренного выражения,мультиплексора выбора первого сомножителя45 мультиплексора выбора второго сомножителя, мультиплексора блока памяти и мультиплексора выбора операнда, к управляющему входу регистра задания фазы, к первому и второму управляющим входам преобразователя фазы в амплитуду, к управляющему входу регистра задания частоты, к управляющему входу рабочего регистра, к синхронизирующему входу триггера направления развертки, к входам сложения, вычитания и инверсного вычитания первого алгебраического сумматора, к входам передачи, сдвига вправо и сдвига влево регистра сдвига, к синхронизирующему входу триггера управления, к управляющему входу блока извлечения корня, к управляющему входу регистра хранения действующего значения первой гармоники, к управляющему входу регистра хранения действующего значения сигнала, к установочному входу, к суммирующему входу, к вычитающему входу и управляющему входу реверсивного счетчика адреса, к вычитающему входу и управляющему входу счетчика циклов, к входу записи и входу чтения блока памяти, к управляющему входу первого регистра памяти, к управляющему входу второго регистра памяти, к управляющему входу третьего регистра памяти, к входу умножения и входу деления первого блока умножения — деления, к управляющему входу регистра хранения коэффициента гармоник, к управляющему входу регистра частоты управления, к управляющему входу регистра первого операнда, к суммирующему входу и вычитающему входу второго алгебраического сумматора, к управляющему входу регистра второго операнда, к входу умножения и входу деления второго блока умножения — деле ния. !

Й ру

1-(Э .

;1

1 //а

1

1 .-. . . г 1 ) ()

С - 1!

Я." (7 д !

4-- lan (ч. fl

,2 !

1- ;,;,-,;,::,- ! !

1 f

ЦУ!Е (1 ,, л ; 1 1

1, 1 j

I ! 1 ;

f ...

jt

j

1 " 7"-,ыл Ь, и 1 ) „... 3

1 (! C" t (I (1

1275396

omnoa4i

Gf om пол 2У

Фиг 2 ,В,ГД,Е,ЖЗ,И

УЗ,УЯ, У16.

И8 ...,УЯ2, УЯ/,.",УУб

Г070В

A, h

У/7УЛ,. "УГЮ, 32 ... УХО, 127539б дословно-араринеское изсоражение иесаараспа ателЯанцн игоривн 1

Юо сигналу Ы/ рориируевса текущее на ениеХЯК реапи3уевса аппаравно Ю Су 93 усл05но-гражицеское изйра:кение иесп а объеоиненйя алеприлта

ЙЮГ

Осушес олиеясанцальн

ycmwo кй Если нячальн напра ление разьервки настаыопределеьв,вв опера порбплженпередси алои „NPN срорицр авь стпВсвсв5ующи сигнал РВ/РН. 8 про вионок сяу ае ТВ усв иаол оаевса б промт ое сосвониие(0/упри кпамнии пивания

P(V 6(Tgf

1 j 1

)I

)I

l слФуощие опера порно яблящвса условно оыпол, m.å. оыполнлюасо, уй амсуп в5ии сцвнаа "с оп 4пю1о1иоиеио упраблацие перева- „ ршине,ппаоицй сброс" (дх@Й() слебуащае оершииы нных реатзуамса ано и правку иогуа пюсуо лув9е бреют g е реализаиииалгораакврезульвав йввда юла о атвршпие не» оаомютнва, коварной спасует пвлвженаабсршанц к-схеме алгвриеиа

1275396

©ие.Н

1215396

С д,ход

Я./-num - ..

Z-0-лог, )

/(Ь

gl5 ф а*.Ю.I обеда ааиныхреалв

Якипсйаппаращно -

E+4 I ?ЛВ29

P(1, Й1

Qp » (gesl z(Êsãi ф) БГ1 (Я

„--= -, Pgz„i (((и 93А z / П уУ

ЯЦЩ10М313 2

БЕ

ЮЛ

КЕ iE(7 iu is " xz

127539

,„ с счс ЬЪ 4 4 Ф ъ, о „» т ф М <К

Ъ Я .ц е ь>сз, со ъ "э "4 .м с г с, Я =,:, 4с В.-., Д .)

Ф,

1275396

1 75 396

/ шсрнирйвнце исп

I тателмаго 4 сигиала

ЙУИ

ТАКТЫ/

У/

У2

УУ

94

УХ

Уд

У7

У8

УЮ У//

У/2

У/3

У/4

У8

У/б

N8

У19 й?Ю

У21

У22

У31

У32 . 333

У34

И5

УУб

А

В

Г

А

Е

Ж

И

РН(РВ)

X(Х2 б

Вьяисление i Вычисление

Фиг./f

1275396

NICER

ТАНТЫ

У/ и

И и

У/

У ю

У2

У2

У2

И

УЯ

И

У34

ГОТ0

Вычисление Сарнирааание и еныща0 У велвиаасиенар,, „

Йнио ение (ф, ф Уа, (+a и яд.

Вычисление ф,Р,K„

Составитель Г1. Левина

Редактор В. Иванова Техред Л.Сердокова Корректор Г1, Нароши

Заказ 6560/39 Тираж 836 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Г1осхва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4