Устройство для приема дискретной информации

 

Изобретение относится к автоматике и телемеханике и может быть использовано в системах телеуправлении-телесигнализации и для приема различной дискретной информации в системах передачи данных. Цель изобретения - повьшение достоверности приема информации . Дискретная J нфopмaция в последовательном коде поступает на входы элемента И и блока синфазирования. На второй -вход элемента И подаются сдвоенные стробирующие импульсы с распределителя импульсов. Принятая информация записывается в блок памяти Записанная информация считывается блоками элементов И по сигналу с триггера и сигналу разрешения с блоков сравнения. В блоках сравнения осуществляется анализ записи в блоке памяти на соответствие закону кодирования . При отсутствии искажений через элемент ИЛИ осуществляется передача записанной неискаженной посылки в дешифратор. Использование вместо i одного двух стробирующих импульсов позволяет одну элементарную посылку (Л зарегистрировать дважды. Это повышает достоверность приема информации, т.к. обеспечивается безошибочная регистрация хотя бы одной из них, I ил. ю сд ел

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (50 4 С 08 С 19/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3908646/24-24 (22) 11.06.85 (46) 07.12.86. Бюл. 9. 45 (72) А.Г.Орлов и A,Н. Маклаков (53) 621.398(088.8) (56) Авторское свидетельство СССР

Р 830487, кл. С 08 С 19/28, 1981.

Авторское свидетельство СССР

Р 991473, кл. G 08 С 19/28, 1983. (54) УСТРОЙСТВО ДЛЯ ПРИЕМА ДИСКРЕТНОЙ

ИНФОРМАЦИИ (57) Изобретение относится к автоматике и телемеханике и может быть использовано в системах телеуправления-телесигнализации и для приема различной дискретной информации в системах передачи данных. Цель изобретения — повышение достоверности приема информации. Дискретная информация в последовательном коде поступает на входы

„„SU„„1275508 А 1 элемента И и блока синфазирования.

На второй вход элемента И подаются сдвоенные стробирующие импульсы с распределителя импульсов. Принятая информация записывается в блок памяти. Записанная информация считывается блоками элементов И по сигналу с триггера и сигналу разрешения с блоков сравнения. В блоках сравнения осуществляется анализ записи в блоке памяти на соответствие закону кодирования. При отсутствии искажений через элемент ИЛИ осуществляется передача записанной неискаженной посылки в дешифратор. Использование вместо одного двух стробирующих импульсов позволяет одну элементарную посылку зарегистрировать дважды. Это повышает достоверность приема информации, т.к. обеспечивается безошибочная регистрация хотя бы одной из ннх. 1 ил.

1 275508

Изобретение относится к автоматике и телемеханике и, в частности, может быть использовано в системах телеуправления-телесигнализации (ТУ-ТС), а также для приема различной дискрет- 5 ной информации в системах передачи данных.

Цель изобретения — повышение достоверности приема информации. На чертеже приведена структурная схема устройства.

Устройство содержит блок 1 памяти, дешифраторы 2 и 3, триггер 4, элемент ИЛИ 5, первый распределитель 6 импульсов, блок 7 синфазирования, элемент И 8, второй распределитель

9 импульсов, блок 10 элементов И, блок 11 сравнения, дешифратор 12, блок 13 сравнения, блок 14 элементов

И и блок 15 элементов ИЛИ.

Устройство работает следующим образом.

На вход устройства поступают импульсы дискретной информации в виде последовательности кодовых комбинаций. Они подаются на вход блока 7 синфазирования и элемент И 8, на второй вход которого подаются сдвоенные стробирующие импульсы распределителя

9, управляемого блоком 7 синфазиро- 30 вания. С выхода элемента И 8 дискретная информация записывается в блок

1 памяти. После регистрации кодовой комбинации циклового синфазирования, предназначенной для установки цикловой фазы устройства, а также для его вскрытия, на выходе дешифратора 2 появляются импульсы сброса распределителя 6 в исходное положение и импульсы опрокидывания триггера 4, 40 обеспечивающего выдачу сигнала разрешения считывания дискретной информации на блок 10 элементов И и. аналогичный блок 14 элементов И. В процессе приема и записи в блок 1 памя- 45 ти кодовых комбинаций производится их анализ на соответствие закону кодирования, выполняемый блоками ll u

13 сравнения. При отсутствии искажений кодовых комбинаций с блоков 11 и

13 сравнения на блоки 10 и 14 элементов И выдается разрешающий потенциал, по которому записанные в блок 1 памяти кодовые комбинации через блок 15 элементов ИЛИ считываются . на дешифратор 12 сигналов.

После завершения приема и дешифрирования кодовых комбинаций поступающей на вход устройства дискретной информации устройство переходит в режим Покой". В этот режим устройство переходит после того, как на его вход начинает поступать кодовая комбинация "Покой", присущая всем синхронным системам передачи дискретной информации. Эта комбинация через элемент И 8 записывается в блок 1 памяти. Сигнал дешифрирования кодовой комбинации ".Покой" с выхода второго дешифратора 3 сигналов через элемент

ИЛИ 5 поступает на первый распределитель 6 импульсов, обеспечивая тем самым его цикловое фазирование. Одновременно кодовая комбинация "Покой" обеспечивает опрокидывание триггера

4, сигнал с выхода которого запрещает считывание любой информации, записанной в. блок 1 памяти. Это осу— ществляется для того, чтобы исключить формирование ложных комбинаций из кодовой комбинации "Покой . Наибольший эффект может быть получен в системах, в которых передача информации осуществляется отдельными блоками при значительных паузах между ними. Характерным примером таких систем являются системы телеуправления.

Использование вместо одного двух стробирующих импульсов позволяет одну элементарную посылку зарегистрировать дважды, что обеспечивает безошибочную регистрацию по крайней мере одной из них. Регистрация сдвоенными стробирующими импульсами позволяет получить два экземпляра одной и той же кодовой комбинации. Раздельный их анализ на соответствие закону кодирования, осуществляемый блоками

11 и 13 сравнения, позволяет выявить тот экземпляр кодовой комбинации, который не содержит ошибки, и через соответствующий блок (10 или 14) элементов И обеспечить его считывание и поступление на выход устройства.

Формула изобретения

Устройство для приема дискретной информации, содержащее первый и второй распределители импульсов, блок синфазирования, первый блок сравне-ния, первый, второй и третий дешифраторы, элемент И, первый блок элементов И, элемент ИЛИ, триггер и блок памяти, первый и второй выходы которого соединены с входами соответству-, Составитель В. Бутин

Редактор И. Дербак Техред А.Кравчук Корректор М. Демчик

Заказ 6565/44 Тираж 515 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

3 12755 ющих первого и второго дешифраторов, выходы которых соединены с соответствующими входами элемента ИЛИ, выход второго дешифратора соединен с первым входом триггера, выход элемен- та ИЛИ соединен с первым входом первого распределителя импульсов, второй вход которого соединен с первым выходом блока синфазирования и объединен с первым входом блока памяти, ) а выход — с первым входом первого блока сравнения, третий выход блока памяти соединен с вторым входом блока сравнения и первым входом первого блока элементов И, вход блока синфазирования объединен с первым входом элемента И и является входом устройства, второй выход соединен с входом второго распределителя импульсов, первый выход которого соединен с тре-, тьим входом первого блока сравнения, второй выход — с вторым входом элемента И, выход которого соединен с вторым входом блока памяти, выход первого блока сравнения соединен с

08 4 вторым входом первого блока элементов И, третий вход которого соединен с выходом триггера, выход третьего дешифратора является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повьш|ения достоверности приема информации, в него введены второй блок сранения, второй блок элементов И, блок элементов ИЛИ, выход первого дешифратора соединен с вторым входом триггера, выход первого распределителя импульсов соединен с первым входом второго блока сравнения, четвер тый выход блока памяти соединен с вторым входом. второго блока сравнения и первым входом второго блока элементов

И, второй вход которого соединен с выходом второго блока сравнения, третий вход — с выходом триггера, третий вход второго блока сравнения соединен с третьим выходом второго распределителя импульсов, выхоцы первого и второго блоков элементов И через блок элементов ИЛИ подключены к входу третьего дешифратора.