Устройство для моделирования графа

 

Изобретение относится к области вычислительной техники, в частности к устройствам обработки информации специального назначения, и может быть использовано как специализированное вычислительное устройство для научно-исследовательских целей и моделирования дискретных дифференциальных игр, а также д.пя управления некоторыми технологическими процессами в различных отраслях нроьшшленности. Це лью изобретения является расширение класса моделируемых дифференциальных игр и упрощение устройства. Усгройство содер :ит модель сети и блок управления. Модель сети включает в себя три регистра сдвига, сумматор, группу триггеров, два элемента И, четыре группы элементов И, два элемента ШШ, ключ, элемент задержки на такт, элемент НЕ и группу элементов индикации. Блок управления содержит , генератор импульсов, два распределителя импульсов, генератор одиночных импульсов, пять коммутаторов, два триггера, три элемента ИЛИ, три элемента И, элемент НЕ, счетчик и группу эле ментов И -щикации. -3 -ил. i СЛ ю ч1 00 00 ч

СО1ОЗ СОНЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСГ1УЬЛИН

594 GО6F 1520

ОПИСАНИЕ ИЗ(:)БР ТЕНИЯ

H A BTGPCHOIVI JJ СВИДЕТЕЛЬСТВУ.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (2I} 3890867/24-24 (22) 23.04.85 (46) 23,12.86. Бюл. Р 47 (71) Институт проблем моделирования в энергетике А11 УССР (72) В.В. Васияьев и В.Л. Баранов (53) 68!.333(088.8) (56) Авторское свидетельство СССР

9 758179, кл. G 06 Г 15/20, 1980.

Авторское свидетельство СССР

К 1104522, кл. G 06 Г 15/20, 1984. (54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИ

ГРАФА (57) Изобретение относится к области вычислительной техники, в частности к устройствам обработки информации специального назначения, и может быть использовано как специализированное вычислительное устройство для научно-исследовательских целей и модели„„SU„„11 2Z88ZZ рования дискретных дифференциальных игр, а также для управления некоторыми технологическими процессами в различных отраслях промышленности. Целью изобретения является расширение класса моделируемых дифференциальных пгр и упрощение устройства. Уст ройство содержит модель сети и блок управления. Модель сети включает в себя три регистра сдвига, сумматор, группу триггеров, два элемента И, четыре группы элементов И, два элемента ИЛИ, ключ, элемент задержки на такт, элемент ИЕ и группу элементов индикации. Блок управления содержит генератор импульсов, два распределителя импульсов, генератор одиночных импульсов, пять коммутаторов, два триггера, три элемента ИЛИ, три элемента И, элемент НЕ, счетчик и группу элементов индикации. 3 ил.

1278877 венно с выходом регистра 3 сдвига и с выходом элемента И G. Первый вход элемента И 6 соединен с выходом пер" вого разряда распределителя 28 импульсов блока 26 управления, выход и-го разряда которого соединен с

Изобретение относится к вычислительной технике, в частности к устройствам обработки информации специального назначения, и может быть использовано как специализированное вычислительное устройство для научно-исследовательских целей и моделирования дискретных дифференциальных игр, а также для управления некоторыми технологическими процессами в различных отраслях промышленности.

Целью изобретения является расширение класса решаемых задач за счет определения кратчайших путей и ветвей графа.

На фиг. 1 изображена функциональная схема устройства для моделирования графа; на фиг. 2 — функциональная схема блока управления; па фиг.3пример моделирования дискрет»ьг". дифференциальных игр, поясняющий принцип их моделирования.

Устройство содержит модель сети, включающую регистры )-3 сдвига, сумматор 4, группу триггеров 5„ -5„,, элементы И 6 и 7, первую группу элементов И 8, -8,„, вторую группу элементов 11 9 — 9 „, третью группу элементов И 10, — 10 четвертую группу элементов И 111 †)m, элеме»ты ИЛИ 12 и )3, ключ 14, элемент 15 задержки

»а такт, элемент НЕ 16 и группу элементов 17 -17,„ индикации., информационные входы 18<-18„, информационные выходы 191 -19щ, запрещающие входы 20) — 20»„ »» » U»o»» te o ?))—

2)д, запрещающий выход 22, и»дикационный выход 23, выходы 24) -24щ определения веса ветвей, выходы 25i—

25, определения перехода состояния игры и блок 26 управления.

Блок 26 уп р авления (фиг . 2) содержит генератор 27 импульсов, распределители 28 и 29 импульсов, генератор 30 одиночных импульсов, коммутаторы 31-35, триггеры 36 и 37, элемен. ты ИЛИ 38-40, элементы И 41 — 43, эле.мент НЕ 44, счетчик 45 и группу элементов 46 индикации.

Си»хронизирующие входы регистров

1-3 сцвига соединены с выходом генератора 27 импульсов блока 26 управления., Информационные входы регистров 1 и 2 сдвига соединены со своими выходами. Информацион»ый вход регистра 3 сдвига соединен с выходом суммы сумматора 4, первый и второй входы которого соединены соответстментов И. 11 -11 являются соответственно индикационными входами 2)q -2)п, модели сети, запрещающим выходом 22 которой является выход элемента НЕ 16, Индикационным выходом 23 модели сети является выход элемента ИЛИ 13. Выходы элементов И 8 -8m являются соотпервым входом элемента И 7, второй вход которого соединен с выходом переноса сумматора 4. Выходы разрядов с первого по т-й распределителя 29 импульсов блока 26 управления соединены соответственно с первыми входами элементов И 8), 9), )0„, 8щ, 9,„, 10„. Выходы элементов И )О„ -10 соединены соответственно с входами установки в единицу триггеров 5,—

5,п, прямые выходы которых соединены

< соответственно с первыми входами элементов И 11! — 11,„. Выход элемента

ИЛИ 12 соединен с вторым вхоцом элемента И 6 и через элемент 15 задержки — с выходом элемента НЕ 16. Выходы элементов И 11! -11,„ соединены соответственно с входами элемента

ИЛИ 13. Первый вхоц элемента ИЛИ 12 соединен через ключ !4 с прямым выходом триггера 37 блока, 26 управления. Выход регистра 1 сдви га соединен с вторыми входами элемен.

И 8< 8 . Bblzop, per»cTpa 2 сц соединены с вторыми входами элементов И 91-9>. Выходы элементов И 1)q11 соединены соответствейно с объединенными входами элементов И 8! и

91-8 и 9щ. Входы элементов !7, -17п1 индикации соединены соответственно с выходами элементов И 11, -1)я. Входы элемента ИЛИ 12 с второго по

19 †1 которой соецинены соответственно с прямыми выходами тригге45 ров 5, -5щ, входы установки в ноль которых соединены с первым выходом коммутатора 32 блока 26 управления.

Выход элемента И 7 соединен с вторыми в::одами элементов И )0< -10, третьи входы которых являются соответственно запрещающгми входами 20 —

20ш модели сети. Вторые входы эле1278877 ветственно первой группой управляющих выходов 24 -24„„ модели сети, второй группой управляющих выходов 25,—

25 которой являются соответственно выходы элементов И 9 -9щ. Управляющие входы регистров 1-3 сдвига соединены соответственно с выходами (7. 1), (7. 2) и (7. 3) коммутатора 35. блока 26 управления, выход элемента

ИЛИ 38 которого соединен с входами ввода данных регистров 1-3 сдвига.

Выход генератора 27 импульсов (фиг. 2) соединен с входом распределителя 28 импульсов, выходы разря- 15 дав которого с первого по п-й, где п — количества разрядов представления чисел, соединены через коммутатор 31 с входами элемента ИЛИ 38.

Выход и-го разряда распределителя 28 импульсов соединен с входом распределителя 29 импульсов, выходы разрядов которого с первого по ш-й, где

m — количество ветвей модели сети, соединены через коммутатор 34 с вха- 25 дами элемента ИЛИ 40. Выход генера— тора 30 одиночных импульсов соединен с входом коммутатора 32, первый вы::од которого соединен с входом установки в единицу триггера 36, с первым входом элемента ИЛИ 39 и с входом сбро— са счетчика 45. Вход запуска генератора 30 одиночных импульсов соединен через коммутатор 33 с выходом элемента HE 44, вход которого подключен к шине нулевого потенциала устройства. Второй выход коммутатора 32 соединен с входом установки в единицу 37, прямой выход которого соединен с первым входам элеиента И.42 4р

Выход элемента ИЛИ 40 соединен с вторым входом элемента И 41, первый вход которого соединен с прямым выходом триггера 36. Выход элемента И

41 соединен с входом коммутатора 35. 45

Выходы п-го разряда распределителя

28 импульсов и m-го разряда распределителя 29 импульсов соединены с входами элемента 11 43, выход которого соединен с тактовым входом генерато- 5р ра 30 одиночных импульсов, с входам установки в ноль триггера 36 и с вторым входом элемента И 42. Вход установки в ноль триггера 37 соединен с выходом элемента ИЛИ 39, первый и второй входы которого соединень. соответственно с входом 47 блока 26 управления и с первым выходом коммутатора 32. Выход элемента И 42 соединен с информапионным входом счетчика 45, выходы разрядов которого соединены с входами группы элементов 46 индикации. Вход 47 блока 26 управления подключается к прямому выходу того иэ триггеров 5 модели сети, кот.iрый моделирует конечный узел графа дискретной дифференциальной игры.

В качестве регистров 1-3 сдвига могут быть применены любые последовательные запоминающие устройства, либо динамические регистры сдвига на линиях задержки любых типов (маг° нитострикционных, ультразвуковой, электромагнитной и т.п.)..

Триггеры 5 и 37 — RS-типа, а триггер 36 — DF-типа.

Устройство работает следующим образам. (Генератор 27 импульсов блока ?6 управления (фиг. 2) вырабатывает последовательность тактовых импульсов частоты f, из которых распределитель

28 импульсов формирует и последовательностей импульсов частоты f/n (где и — количество разрядов представления чисел), сдвинутых друг относительно друга на время 1/f.

Из последовательностей импульсов п-го разряда распределителя 29 им- ... пульсов распределитель 29 импульсов формирует m последовательностей импульсов длительностью n/f, действующих с частотой f/m и и сдвинутых друг относительно друга на время n/f.

В режиме ввода данных в регистры

1-3 сдвига коммутатором 32 блока

26 управления подключают выход генератора 30 одиночных импульсов к входу установки в единицу триггера

36. Регистры 1-3 сдвига содержат

m и двоичных разрядов и предназначены каждый для хранения m чисел по и разрядов. В регистры 1 и 2 записываются двоичные числа, соответствующие дискретным значениям управлений первого и второго игроков. В регистр 3 сдвига записывается последовательный дополнительный кад веса (длины) ветвп графа, соединяющего два узла. Вес (длина) ветви графа выбирается равным максимальному приращешпо платы игр по управлению первого игрока. Дискретные значения управления первого игрока выбираются из условия максимизации приращения платы игры вдаль ветви графа, соединяю— щего два узла, а управления второго

1278877

f0 !

20 игрока выбираются — из условия обеспечения перехода состояния игры вдоль данной ветви графа.

Модель сети, изображенная на фиг. 1, моделирует ш направленных ветвей графа, исходящих иэ одного узла и соединяющие этот узел с m узлами (фиг. 3) . Каждой ветви графа ставится в соответствие три числа — максимальное приращение платы игры, управление первого игрока, управление второго игрока.

С целью моделирования дерева модели ветви коммутируют между собой в соответствии с топологией решаемой задачи, например, информационные выходы 19 одной модели сети подключают к информационным входам 18 других моделей сети, запрещающие выходы 22 и инд1-кационные выходы 23 которых соединяются соответствен:го с запрещающигли гзходами 20 и индикационными входами 21 предыдущей модели сети.

Неиспользованные информационные входы 18 моделей сети соединяются с шиной логического нуля. Пример дерева дискретной дифференциальной игры, изображен на фиг. За, а на фиг. Зо изображепа моделирующая структура, содержащая три модели сети.

Исходные данньге записываются в регистры 1-3 сдвига модели сети следующим образом.

Коммутатором 35 блока 26 управлеггия выбирают один иэ регистров сдвига, например регистр 1 сдвига.

Коммутатор 35 подключает выход элемента И 41 блока 26 управления к управляющему входу регистра 1 сдвига, С помощью коммутатора 31 на и направлений устанавливают п-ðàçðÿäíûé двоичный код значения "управления первого игрока„ Коммутатор 31 подключает в единичных разрядах двоичного кода выходы соответствующих разрядов распределителя 28 импульсов к входам элемента ИЛИ 38, на выходе ,которого формируется последовательныи двоичны11 код.

Затем с помощью коммутатора 34 на m паправлений выбирают ног1ер ветви модели сети. Наприггер, если выполняется ввод числа в пятую ветвь модели сети, то выход пятого разряда распределителя 29 импульсов.подключагот к входу элемент . ИЛИ 40, на выходе которого формируется импульсный сит 1 ал дли1 ельпостью n/f р сов

55 падающий по фазе с временем сдвига с выхода регистра 1 под действием тактовых импульсов генератора 27 им пульсов и-разрядного двоичного кода для пятой ветви модели сети.

Ввод и-разрядного последовательного двоичного кода управления первого игрока в регистр 1 сдвига осуществляет после подачи единичного сигнала с выхода элемента HF. 44 через коммутатор 33 на вход запуска генератора 30 одиночных импульсов, который выделяет из последовательности импульсов выхода элемента

И 43, действующих с частотой f/m и, одиночный импульс, устанавливаюший через коммутатор 32 триггер 36 в едини гное состояш.н . на время и. n/f, Триггер 36 устанавливается в нулевое состояние следующим импульсом последовательности выхода элемента И 43.

Триггер 36 в единичном состоянии открывает сигналом прямого вьгхода элемент И 41, через который на управляющий вход регистра 1 сдвига поступает одиночный импульсный сигнал с выхода элемента ИЛИ 40, задающий номер ветви модели сети. Под действием тактовых импульсов генератора 27 импульсов блока 26 управпения последовательный двоичный код записывается с выхода элемента ИЛИ

38 последовательно во времени, начиная с младших разрядов, в регистр

1 сдвига во время действия на выходе элемента ИЛИ 40 импульса, задающего номер ветви модели сети.

Одиночный импульс генератора 30 одиночных импульсов через коммутатор

32 и элемент ИЛИ 39 устанавливает в пулевое состояние тр тгеры 51-5»

36 и 37, а та.кже счетчик 45.

Аналогичным образом и регистр 1 сдвига записывают последовательные

n — ðàçðÿäíûå двоичные коды значений управлений первого игрока для всех ветвей модеяи сети с первой по тп-ю.

Затем коммутатором 35 подключают выход элемента И 41 к управляющему входу регистра 2 сдвига и таким жс образом как в регистр 1 сдвига

=-аписываю ш дгзоичных кодов значений угравлений второго игрока для всех ветвей модели сети с первой по

m-ю.

После этого коммутатором 35 подключают выход элемента И 41 к управ ляющему входу регистра 3 сдвига, в

1278877 который аналогичным образом записы, вают m и-разрядных дополнительных кодов максимальных значений платы игры для всех ветвей модели сети с первой по т-ю. 5

В режиме моделирования коммутатором 32 блока 26 управления подключают выход генератора 30 одиночных импульсов к единичному входу триггера 37. Затем задают начальный узел модели сети ключом 14 первого входа элемента ИЛИ 12 к прямому выходу триггера 37 блока 26 управления.

Пуск устройства осуществляют коммутатором 33, с помощью которого на вход запуска генератора 30 одиночных импульсов подают единичный сигнал выхода элемента НЕ 44. Одиночный импульс генератора 30 одиночных импульсов поступает через коммутатор 32 на 20 единичный вход триггера 37, устанавливая его в единичное состояние. Сигнал прямого выхода триггера 37 открывает элеменг И 42, через который на информационный вход счетчика 45 начинает поступать последовательность импульсов выхода элемента И 43. Единичный сигнал прямого выхода триггера

37 поступает также через. ключ 14 на первый вход элемента ИЛИ 12, на выхо- 30 де которого формируется единичный, сигнал, снимающий блокировку элемента И 6.

Последовательность импульсов первого разряда распределителя 28 импульсов начинает поступать через элемент И б на вход сумматора 4, на другой вход которого под действием так- товых импульсов генератора 27 импуль- 40 сов с выхода регистра 3 сдвигаются дополнительные коды весов ветвей модели сети. Каждые m.n тактов дополнительные коды весов всех m ветвей модели сети увеличиваются на едини- 45 цу младшего разряда и с вь1хода суммы сумматора 4 вновь записывается в регистр 3 сдвига. Спустя время Р х

xm.n тактов, где P, — наименьший вес (наименьшее из максимальных приращений платы игры) из всех ветвей модели сети, принадлежащий, например, -й ветви, происходит переполнение в i-м слове регистра 3 сдвига и на выходе переноса сумматора 4 формируется сигнал переноса из n-ro разряда, который через элемент И 7 и элемент И 10; поступает на единичный вход триггера 5, устанавливая его в единичное состояние. Триггер 5; запоминает i-й номер ветви, принадлежащий дереву кратчайших путей и единичным сигналом прямого выхода, который с информационного выхода 19; поступает на один из информационных вхоцов 18 следующих моделей сети, возбуждает вычислительный процесс поиска дерева кратчайших путей в моделях сети, подключенных к информационному выходу 19;.

Единичный сигнал, поступающий по .одному из информационных входов 18 следующей модели сети, проходит на выход элемента ИЛИ 12 и через элемент 15 задержки — на такт, и элемент НЕ 16 поступает на запрещающий выход 22, который подключен к запреща1ощим входам 20 предыдущих моделей сети. Этот сигнал блокирует элементы И 10 в предыдущих моделях, запрещая этим установку в единичное состояние другим триггерам 5 в предыдущих моделях сети.

Далее вычислительный процесс рас-. пространяется аналогичным образом из одной модели сети к другим моделям сети до тех пор, пока не достигнет одного из триггеров 5„,,моделирующего конечный узел дерева дискрет-, ной дифференциальной игры. Особенность триггера 5щ, моделирующего конечный узел в модели сети, заключается в том, что его прямой выход соединен с входом 47 блока 26 управления и соединен со своим индикационным входом 21п. Единичный сигнал триггера 5m моделирующего конечный узел, поступая на вход .47 блока 26 управления через элемент ИЛИ 39, устанавливает триггер 37 в нулевое состояние, в котором сигнал его прямого выхода блокирует элемент И 42. Процесс счета максимальных приращений платы игры вдоль ветвей, составляющих кратчайший путь, в счетчике 45 завершается. В счетчике 45 фиксируется минимальное значение платы игры, равный цене игры. Значение цены игры индицируется группой элементов

46 индикации. Единичный сигнал триггера 5щ, моделирующего конечный узел, поступая на свой индикационный вход

21,„, возбуждает процесс индикации оптимальной траектории и оптимальных управлений игроков вдоль оптимальной траектории следующим образом.

1278877

f0

35

На выходс элемента И 11г,, подключенного к прямому выходу триггера

5„, моделирующего конечный узел, ггг формируется сигнал логической единицы, который с помощью элемента 17ггг индикации индициьует ветвь, приггадлежащего оптимальной траектории, и снимает блокировку с элементов И 8г, и И 9„ . Через элементы И 8„„ и И 9,„

111 по сигналам соответствующего m-го разряда распределителя 29 импульсов с выходов регистров 1 и 2 сдвига са. отнетственно считываются пад действием тактоных импульсов генератора

27 импульсов последовательные дгзоичные коды оптимальных управпeг»гiг первого и второго игроков, соответствующих т-й ветви оптимальной траектории. Сигнал логической единицы с выхода элемента И !1;.„, соединенного с триггером 511, канечнога узла, поступает через элемент 1ПИ 13 на индикационный выход 23, который соединен со всеми индикациогггпгыи входами 21 других мацелей сети, соединенных информационными выходами 19 с информациагпгыми входами 18 гчадепи сети, содержащей коне гный узел. Сигнал логи- ческой единицы, поступающий на индикациснные входы 21, проходит на выход того элемента И 11; „ который открыт единичным сигналом прямого вьгхода триггера 5;, соответствующего ветвп, приггадлежащей дереву кратчайших путей. Далее сигнал логической единицы индикации ветвей, принадлежащих оптимальной траектории, распространяется аналогичным образом от конечного узла к начальному уэпу дерева дискретной дифференциальной игры, ицдицируя ветви кратчайшего пути (оптимальную траекторию) и считывая двоичные коды оптимальных управлений первого и второго игроксв.

Формула изобретения

Устройство для моделирования графа, са,цержацее модель се:и и блок управления, причем блок упранпепия содержит генератор импульсов, первый распределитель импульсов, генератор одиночных импульсов, счетчик, два триггера, три элемента И, три элемента ИЛИ, пять комму-татаров, элемент

1!Е и группу элементов IIIIpIIIcQIJIIEI, а модель сети — элемент 118, два элемента И, два элемента ИЛИ, четыре группы элементов И, группу триггеров, группу элементов индикации, выход генератора импульсов блока упранления подключен к входу первого распределителя импульсов блока упраитения, выходы которого с

1-го по п-й, где и — количества разрядан предстанпения чисел, подключены к одноименным входам первого коммутатора блока управления, каждый выход которого подключен к оцноименному входу первого элемента ИЛИ бло,ка управления, первый вход первого элемента И блока управления подключен к прямому выходу первого триггера блока управления, выход каждого разряда счетчика блока управления подклгочен к входу одноименного эле мента индикации группы блока упранпения, информационный вход счетчика блока управления падкпючен к выходу второго элемента И блока управления, первый вхоц которого подключен к прямому выходу гторага триггера блока управления, выход генера" îðà одиночных импульсов блока управления соединен с ин >ормационным входом нтороI го коммутатора блока управленпя первый вход которого подключен к входу установки в "1" первого триггера блока управления, а второй выход второго коммутатора блока управпения подключен к входу устанонки в 1" второго триггера блока управления, вход установки в 0" которого подключен к выходу второго элемента

ИЛИ блока управления, вход элемента

1П блока управления подключен к шине нулевого потенциала, а выход элемента HE блока управления — к информационному входу третьего коммутатора блока управления, выход которого подключен к входу запуска генератора одиночных импульсов блока управления, о т л и ч а ю ц е е с я . тем, чта, с целью расширения класса.. решаемых задач за счет определения кратчайших путей и веса ветней, н модель сети введены три регистра сцвига, сумматор, ключ, элемент задержки, в блок управления — нтарой распределитель импульсов, выход генератора импульсов блока управления подключен к синхронизирующим входам первого, второго и третьего регистров сдвига модели сети, входы данных которых объединены и соединены с выходом перного элемента ИЛИ блока управления, первьгй выход первого распределигепя импульсов блока управле1278877 ния пОдключен к первому входу первого элемента И модели сети, а и-й выход первого распределителя импульсов блока управления — к первому входу второго элемента И модели се ти, и-й выход первого распределителя импульсов блока управления подключен к входу второго распределителя импульсов блока управления и к первому входу третьего элемента И блока 10 управления, выход которого подключен к входу установки в Он первого триггера блока управления, к тактовому входу генератора одиночных импульсов блока управления и к второму

f5 входу второго элсме И блока уп— равления, выходы с первого по щ-й второго распределителя импульсов блока управления, где щ — количество ветвей модели сети, подключены к одноименным информационным входам четвертого коммутатора блока управления, каждый выход которого подключен к одноименному входу третьего элемента ИЛИ блока управления, .выход третьего элемента ИЛИ блока управления подключен к второму входу первого элемента И блока управления, выход которого подключен к информационным входам пятого коммутатора блока уп30 равления, первый, второй и третий выходы которого подключены соотв"тственно к управляющим входам первого, второго и третьего регистров сдвигQ модели сети, пl †.й выход второго распределителя импульсов соединен с вторым входом третьего элемеита И блока управления, первый выход второго коммутатора блока управления соединен с входом сброса счет шка блока управления, с первым входом второго элемента ИЛИ блока управления и с входами установки в "0" триггеров группы модели сети, прямой выход второго триггера блока управ-. ления соединен с информационным входом ключа модели сети, выход которого подключен к первому входу первого элемента ИЛИ модели сети, остальные ш входов которого являются группой информационных входов модели сети, первые входы одноименных элементов И первой, второй и третьей групп модели сети объединены и подключены к одноименным выходам второго распределителя импуль ов блока управления, вторые входы элементов И первой группы соединены с информационным вхо— дом первого регистра сдвига модели

cet.tt tt подключены к выходу этого же регистра сдвига, выходы элементов И первой группы модели сети являются выходами определения веса ветвей модели сет, вторые входы элементов И второй группы модели сети соедянены с информационным входом второго регистра сдвига модели сети и подключены к выходу этого же регистра сдвига, выходы элементов И второй группы модели сети являются выходами определения перехода состояния игры модели сети, третьи входы i — x элементов

И первой и D òoðàé групп модели сети соединены с вхсдам.t 1 — х индикаторов группы модели сети и с i-м входом второго элемента ИЛИ модели сети (где i = 1,?,...,m) и подключены к выходу i-го элемента И четвертой группы модели сети, выход второго элемента ИЛИ модели сети является индикационным выходом моделн сети, выход первого элемента ИЛИ модели сети подключен к второму входу первого элемента И модели сети и к входу элемента задержки модели сети, выход которого подключен к входу элемента 11Е модели сети, выход которого является выходом запрета модели сети, выход первого элемента И модели сети подключен к первому входу сумматора модели сети, второй вход которого подключен к выходу третьего регистра сдвига модели сети,. выход суммы сумматора модели сети подключен к информацпонпому входу третьего регистра сдвига модели сети, а выход переноса сумматора модели сети — к второму входу второго элемента И модели сети, выход которого подкгпочен к вторым входам элементов

И третьей группы моцели сети, третьи входы которых являются группой запрещающих входов модели сети, а выход каждого из элементов И третьей группы модели сети подключен к входу

1I н установки в 1 одноименного триггера группы модели сети, выход которого подключен к первому входу одноименного элемента И четвертой группы моде:ш сети и является одноиме информационным выходом группы ипформационных выходов модели сети, вторые входы элементов И четвертой группы модели сети являютcë группой иццикационных входов модели сети, вы13 ход последнего триггера группы модели сети подключен к второму входу

1278877 14 второго элемента ИЛИ блока управле- I ния.!

278877

1278877

И() 7 (Г) !Я п) Л 2З

Составитель Т. Сапунова

Редактор В. Иванова Техред A.Кравчук Корректор Р. Иуска

Заказ б84 1/49 1ираж 67! Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

ll3035, Мос(на, K-35, Раушская наб., д. 4/5

Производственно-полиграфическое:тэедприятие, г. Ужгород, ул. Проектная, 4