Устройство для управления скоростью перемещения носителя информации

 

Изобретение относится к накоплению информации. Цель изобретения - повышение надежности устройства. Устройство содержит задающий генератор 1, делители 2 и 3 частоты, коммутатор 4, силовой мост 5, синхронный двигатель 6, датчик 7 положения ротора, датчик 8 скорости, корректор 9, частотно-фазовый дискриминатор 10, формирователь И коротких импульсов, коммутатор 12, переключатель 13 фаз, элемент 14 задержки, элементы ИЛИ 18 и 24. формирователь 19 сигнала контроля, делитель 20 частоты, мультиплексор 21, счетчик 22 импульсов и коммутатор 23. Ввведение новых элементов и образование новых связей между элементами устройства позволяет исключить возможность останова двигателя при воздействии возмущающих факторов. При останове синхронного двигателя сигнал с входной шины 16 сигнала стопа поступает на коммутатор 4 задержки и на коммутатор 12 непосредственно, а на элемент 14 задержки - через элемент ИЛИ 18. Синхронный двигатель 6 переходит в режим вентильной работы, и через интервал времени , необходимый для его полного останова , поступает сигнал с элемента 14 задержки , блокирующий силовой мост 5. 1 ил. (Л ГчЭ 00 со О5 1Ч

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1278961 (5!) 4 G 11 В 15 46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1170501 (21) 3914808/24-10 (22) 12.05.85 (46) 23.12.86. Бюл. № 47 (72) А. И. Денисов, В. К. Райфшнайдер, В. М. Зволинский и В. П. Шпаченко (53) 681.846.73 (088.8) (56) Авторское свидетельство СССР № 1170501, кл. G 11 В 15/46, 10.04.84. (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ

СКОРОСТЬЮ HEPEMEIÅÍÈß НОСИТЕЛЯ ИНФОРМАЦИИ (57) Изобретение относится к накоплению информации. Цель изобретения — повышение надежности устройства. Устройство содержит задающий генератор 1, делители 2 и 3 частоты, коммутатор 4, силовой мост 5, синхронный двигатель 6, датчик 7 положения ротора, датчик 8 скорости, корректор 9, частотно-фазовый дискриминатор IO, формирователь 11 коротких импульсов, коммутатор 12, переключатель 13 фаз, элемент !4 задержки, элементы ИЛИ 18 и 21, формирователь 19 сигнала контроля, делитель 20 частоты, мультиплексор 21, сч T IHh 22 н.. пульсов и коммутатор 23. Ввведение новых элементов и образование новых связей между элементами устройства позволяет исключить возможность оста нова двигателя при воздействии возмущающих факторов.

При останове синхронного двигателя сигнал с входной шины 16 сигнала стопа поступает на коммутатор 4 задержки и на коммутатор 12 непосредственно, à «а элемент

14 задержки — через элемент ИЛ И 18.

Синхронный двигатель 6 переходит в режим вентильной работы, и через интервал времени, необходимый для его полного останова, поступает сигнал с элемента 14 задержки, блокирующий силовой мост 5. 1 ил.

1278961

Изобретение относится к накоплению информации. а именно к устройствам для управления скоростью перемещения носителя информации, и является усовершенствованием устройства по авт. св. № 1170501.

Цель изобретения — повышение надежности устройства.

На чертеже изображено устройство для управления скоростью перемещения носителя информации.

Устройство содержит задающий генератор 1, выход которого соединен с первыми входами первого и второго управляемых делителей 2 и 3 частоты, коммутатор 4, силовой мост 5, связанный с синхронным двигателем 6, датчик 7 положения ротора, датчик 8 скорости, корректор 9, частотно-фазовый дискриминатор 10, формирователь 11 коротких импульсов, дополнительныйы и ком мутатор 12, переключатель 13 фаз и элемент 14 задержки. Вторые входы первого и второго управляемых делителей 2 и 3 частоты соединены с входной шиной 15 управления и с первым входом силового моста 5. Синхронный двигатель 6 соединен кинематически с датчиком 7 положения ротора. Первый выход первого управляемого делителя 2 частоты соединен с первым входом корректора 9. Второй вход корректора 9 соединен с первым выходом частотно-фазового дискриминатора 10. Второй выход частотно-фазового дискриминатора 10 соединен с первым входом коммутатора 4. Второй вход коммутатора 4 соединен с выходом корректора 9. Первый вход частотно-фазового дискриминатора 10 соединен с выходом второго управляемого делителя 3 частоты. Датчик 8 скорости соединен с вторым входом частотно-фазового дискриминатора 10. Первый выход частотно-фазового дискриминатора 10 соединен с первым входом формирователя 11 коротких импульсов. Второй вход формирователя l l коротких импульсов соединен с вторым выходом первого управляемого делителя 2 частоты. Третий выход первого управляемого делителя 2 частоты соединен с первым входом дополнительного коммутатора 12, второй вход которого соединен с выходом формирователя 11 коротких импульсов, а третий вход — с третьим входом коммутатора 4, и с входной шиной 16 сигнала стопа. Четвертый вход коммутатора 4 соединен с четвертым входом дополнительного коммутатора 12 и с входной шиной 17 направления вращения. Выход элемента 14 задержки соединен с вторым входом силового моста 5. Третий вход силового моста 5 соединен с выходом переключателя 13 фаз.

Первый и второй входы переключателя 13 фаз соединены соответственно с выходами коммутатора 4 и дополнительного коммутатора 12. Пятый вход коммутатора 4 соединен с выходом датчика 7 положения ро15

55 тора, а его шестой вход — с входной шиной 15 управления.

Устройство содержит также первый элемент ИЛИ 18, через первый вход и выход которого соответственно четвертый вход коммутатора 4 соединен с входом элемента 14 задержки, формирователь 19 сигналов контроля, подсоединенный первым и вторым входами соответственно к первому выходу частотно-фазового дискриминатора 1О и к четвертому выходу первого управляемого делителя 2 частоты и подключенный выходом к седьмому входу коммутатора 4, дополнительный делитель 20 частоты, мультиплексор 21, счетчик 22 импульсов, вспомогательный коммутатор 23 и второй элемент

ИЛИ 24. Другой выход коммутатора 4 подключен к пятому входу дополнительного коммутатора 12, к третьему входу формирователя 19 сигналов контроля и к второму входу первого элемента ИЛИ 18. Первый вход дополнительного делителя 20 частоты подсоединен к пятому выходу первого управляемого делителя 2 частоты. Мультиплексор 21 подключен выходом к третьему входу формирователя 11 коротких импульсов и подсоединен входами к другим выходам первого управляемого делителя 2 частоты. Выход первого элемента ИЛИ 18 соединен с вторым входом дополнительного делителя 20 частоты и с. первым входом счетчика 22 импульсов, выходы которого подключены к другим входам мультиплексора 21 и к входам второго элемента ИЛИ

24. Выход второго элемента ИЛИ 24 соединен с первым входом вспомогательного коммутатора 23, который подключен выходом к второму входу счетчика 22 импульсов и подсоединен вторым и третьим входами соответственно к выходу дополнительного делителя 20 частоты и к третьему выходу первого управляемого делителя 2 частоты.

Управление скоростью перемещения носителя информации посредством предлагаемого устройства происходит следующим образом.

Импульс, поступающий по шине 15 управления на коммутатор 4, обеспечивает коммутацию датчика 7 положения ротора. Сигналы датчика 7 положения ротора воздействуют на силовой мост 5, обеспечивающий работу синхронного двигателя 6 в вентильном режиме. На шине 15 управления устанавливается напряжение, обеспечивающее питание силового моста 5 в соответствии с заданной номинальной скоростью.

Сигналом по шине 15 управления устанавливаются коэффициенты деления первого и второго управляемых делителей 2 и 3 частоты, соответствующие заданной номинальной скорости. При значении скорости синхронного двигателя 6 меньше номинального сигнал частотно-фазового дискриминатора

10 блокирует работу формирователя 11 коротких импульсов, с которого на переклю!

278961

20

Формула ггзобретеиггя чатель 13 фаз постоянно подается уровень логической единицы. Если мгновенная скорость синхронного двигателя 6 превысит номинальное значение, частотно-фазовый дискриминатор 10 разрешает прохождение импульсов формирователя 11 коротких импульсов через дополнительный коммутатор 12 на переключатель 13 фаз, что обеспечивает стабилизацию скорости синхронного двигателя 6, необходимую для его плавного вхождения в синхронный режим. Если с дополнительного коммутатора 12 поступает уровень логической единицы, то синхронный двигатель 6 развивает положительный момент.

Если с дополнительного коммутатора 12 поступает уровень логического нуля, то синхронный двигатель 6 развивает отрицательный момент. Если напряжение питания силового моста 5 достаточно для фазировки сигналов с второго управляемого делителя 3 частоты и с датчика 8 скорости, то частотно-фазовый дискриминатор 10 переводит коммутатор 4 в состояние, соответствующее синхронному режиму работы синхронного двигателя 6, когда силовой мост 5 управляется корректором 9. Если напряжение питания силового моста 5 недостаточно для фазировки сигналов с второго управляемого делителя 3 частоты и с датчика 8 скорости, то средняя скорость синхронного двигателя 6 увеличивается. Это обеспечивается тем, что через интервал времени, определяемый частотой сигнала первого управляемого делителя 2 частоты и коэффициентом деления дополнительного делителя 20 частоты, мультиплексор 21 формирует следующую частоту. Длительность интервала времени, когда мультиплексор 21 формирует самую низкую частоту, выбирается большей, чем длительность следующих интервалов времени, когда хотя бы в одном разряде счетчика 22 импульсов имеется логическая единица. Это обеспечивается вторым элементом ИЛИ 24 и- вспомогательным коммутатором 23. При переводе коммутатора 4 в состояние, соответствующее синхронному режиму работы синхронного двигателя 6, происходит блокировка работы дополнительного коммутатора 12, а на переключатель 13 фаз подается уровень логичес-. кой единицы. Если вследствие возмущающих факторов фазовое рассогласование сигналов второго управляемого делителя 3 частоты и датчика 8 скорости превысит допустимое значение, при котором синхронный двигатель 6 может выйти из синхрониз-ма и остановиться, то формирователь 19 сигналов контроля переводит коммутатор 4 в состояние, соответствующее вентильному режиму работы, и описанные операции повторяются.

Изменение направления вращения синхронного двигателя 6 происходит в вентильном режиме работы по сигналу, поступающему с входной шины 17 направления вра25

55 гцения на коммутатор 4. При этом на переключатель 13 фаз через дополнительный коммутатор 12 поступает инверсный сигнал с формирователя 11 коротких импульсов.

При останове синхронного двигателя 6 сигнал с входной шины 16 сигнала стопа поступает не на коммутатор 4 н «а дополнительный коммутатор 12 непосредственно. а на элемент 4 задержки через первый элемент ИЛИ 18. При этом синхронный двигатель 6 переходит в р«жим Hc ггтильной работы, Hcl выход догггхгггитс.??и?ого коммутатора 12 llpoxo:?.èò сигнал типа <:меандр» «гр«тьег.о выхода первого управляемого д«лите,г» 2 частоты 8, а через интервал врем«ни, необходимый для полного останова двигателя, поступает сигнал с элемента 14 задержки, блокирующий силовой мост 5.

Устройство для управления скоростью перемещения носителя информации по авт. св. № 1170501, отличающееся тем, что, с целью повышения надежности, в него введены первый элемент ИЛИ, через первый вход и выход которого соответственно четвертый вход коммутатора соединен с входом элемента задержки, формирователь сигналов контроля, подсоединенный первым и вторым входами соответственно к первому выходу частотно-фазового дискриминатора и к четвертому выходу первого управляемого делителя частоты и подключенный выходом к седьмому входу коммутатора, другой выход которого соединен с пятым входом дополнительного коммутатора, дополнительный делитель частоты, подсоединенный первым входом к пятому выходу первого управляемого делителя частоты, мультиплексор, подключенный выходом к третьему входу формирователя коротких импульсов и подсоединенный входами к другим выходам первого управляемого делителя частоты, счетчик импульсов, вспомогательный коммутатор и второй элемент ИЛИ, причем другой выход коммутатора подключен к третьему входу формирователя сигналов контроля и к второму входу первого элемента ИЛИ, соединенного выходом с вторым входом дополнительного делителя частоты и с первым входом счетчика импульсов, выходы которого подключены к другим входам мультиплексора и к входам второго элемента ИЛИ, соединенного выходом с первы м входом вспомогательного коммутатора, который подключен выходом к второму входу счетчика импульсов и подсоединен вторым и третьим входами соответственно к выходу дополнительного делителя частоты и к третьему выходу первого управляемого делителя частоты.