Генератор сигналов сложной формы

 

Изобретение относится к автоматике и вычислительной технике, в частности к задатчикзм поверочных и управляющих сигналов сложной формы . Целью изобретения является повышение течности воспроизведения сигналов , Генератор сигналов сложной формы содержит блок 14 управления, постоянное запоминающее устройство 7, генератор 1 тактовьк импульсов, два делителя частоты 2 и 3 цифроаналоговьй преобразователь 11, аттенюатор 12, усилитель 13 мощности, п счетчиков 4 (где п+1) - количество членов ряда, аппроксимирукяцего сигнал), коммутатор 5, накапливающий сумм°атор 9 и регистр 10 памяти, а устройство управления содержит пять запоминающих устройств, второй и третий коммутаторы , узел ввода и узел формирования управляющих сигналов. Цель изобретения достигается за счет введения сумматора и умножителя. 2 з.п. ф-лы, 7 ил. i (Л to о СП

1191 (11) (gg g G 06 F 1/02

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬП ИЙ (21) 3838961/24-24 (22) 09.01.85 (46) 30. 12. 86. Бюл. М 48 (72) A.Â. Чернориэ и С.М. Лигинов (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 466439, кл. G 06 F 1/02, 1973.

Авторское свидетельства СССР

11» 983692, кл. G 06 F 1/02, 1982. (54) ГЕНЕРАТОР СИГНАЛОВ СЛОЖНОЙ ФОРMbI (57) Изобретение относится к автоматике и вычислительной технике, в частности к задатчикам поверочных и управляющих сигналов сложной фор— мы. Целью изобретения является повышение точности воспраиэведення сигна. лов, Генератор сигналов сложной формы содержит блок 14 управления, постоянное запоминающее устройство 7, генератор t тактовых импульсов, два делителя частоты 2 и 3 цифроаналоговьп» преобразователь 11, аттенюатор

12, усилитель 13 мощности, и счетчиков 4 (где и+1) — количества членов ряда, аппроксимирующего сигнал), коммутатор 5, накапливающий сумматор 9 и регистр 10 памяти, а устройства управления содержит пять запоминающих устройств, второй и третий коммутаторы, узел ввода и узел формирования управляющих сигналов, Цель 2 изобретения достигается за счет введения сумматора и умнажителя. 2 э.п. ф-лы, 7 ил, 1280597

Изобретение относится к автоматике и вычислительной технике, в частности к задатчикам поверочных и управляющих сигналов сложной формы.

Цель изобретения - повышение точности воспроизведения сигналов сложной формы.

На фиг. 1 изображена структурная схема генератора сигналов сложной формы на фиг. 2 — структурная схема устройства управления, на фиг. 3— функциональная схема накапливающего сумматора, на фиг. 4 †. функциональная схема узла формирования управляющих сигналов, на фиг. 5 - функциональная схема узла ввода; на фиг.6 и 7 — временные диаграммы работы устройства управления и генератора сигналов сложной формы.

Генератор сигналов сложной формы содержит (фиг.1) генератор 1 тактовых импульсов, первый 2 и второй 3 делители частоты, и счетчиков 4 (где (п+1) — количество членов Ряда art 25 проксимирующего воспроизводимый сигнал), коммутатор 5, сумматор 6, постоянное запоминающее устройство 7, умножитель 8, накапливающий сумматор 9, регистр 10 памяти, цифроанаЗО логовый преобразователь 11, аттенюатор 12, усилитель 13 мощности и блок 14 управления с входами-выходами 15-26.

Блок 14 управления содержит (фиг.

2) второй 27 и третий 28 коммутаторы, 35 счетчик 29 сигналов сложной формы, узел 30 ввода, узел 31 формирования управляющих сигналов, первый 32,второй 33, третий 34, четвертый 35 за40 поминающие узлы, запоминающии узел

36, входы-выходы 37-41 узлов ввода и формирования управляющих сигналов.

Накапливающий сумматор 9 содержит (фиг.3) комбинационный сумматор 42, второй регистр 43 памяти и группу 44

45 сумматоров по модулю два с входамивыходами 45-47.

Узел 31 формирования управляющих сигналов содержит (фиг.4) первый 48 и второй 49 элементы ИЛИ, первыи 50

50 и .второй 51 элементы задержки, элемент НЕ 52, дифференцирующий элемент

53 и элемент И 54.

Узел 30 ввода содержит (фиг.5) 55 блок 55 переключателей, блок 56 анти; звонных триггеров, первый 57 и второй 58 регистры сдвига, Ж-триггер

59, узел 60 управления записью в регистры 57 и 58 сдвига, а также узел 61 формирования сигналов записи в запоминающие узлы 32-36.

Генератор сигналов сложной формы работает следующим образом.

Генератор 1 тактовых импульсов вырабатывает периодическую последовательность импульсов, поступающих на входы делителей 2 и 3 частоты и на вход блока 14 управления. При наличии разрешающего сигнала на входе начальной установки делитель 2 частоты формирует на своих выходах периодические последовательности импульсов, частоты которых относятся к самой низкой из них как 1,2,3,...

Эти последовательности поступают на счетные входы соответствующих счетчиков 4, изначально сброшенных по сигналу. от блока 14 управления, которые формируют на своих выходах коды смещения адреса ячеек постоянного запоминающего устройства 7, содержащих информацию о мгновенных значениях синусоидального сигнала.

Код смещения соответствует текущей фазе соответствующей гармонической составляющей сигнала.

Коммутатор 5, обеспечивающий подключение выходов одного из счетчиков

4 на вторые входы сумматора 6, управляется с помощью второго делителя 3 частоты, который определяет последовательность опроса счетчиков 4.

На первые входы сумматора 6 из блока 14 управления подается код, соответствующий начальному фаэовому сдвигу гармонической составляющей.

На выходе сумматора 6 формируется адрес ячейки постоянного запоминающего устройства 7 как сумма кода смещения и кода начального фазового сдвига. Код мгновенного значения синусоидального сигнала, получаемый в результате подачи на адресные входы постоянного запоминающего устройства

7 следующих друг за другом адресов, соответствующих гармоническим составляющим 1...п, перемножается на умножителе 8 с амплитудным значением соответствующей гармоники, код которого поступает на первой группе выходов

21 блока 14 управления.

В течение одного цикла информация об и мгновенных значениях гармонических составляющих генерируемого сигнала с выходов умножителя 8 подается в накапливающий сумматор 9, где

0597 4 формирования мгновенного значения сигнала сложной формы.

Амплитудные значения гармонических составляющих сигнала, коды их начального фазового сцвига и код постоянной составляющей в блоке 14 управления считывается из первого 32, второго 33, третьего 34 запоминающих узлов соответственно, Код, управля10 ющий аттенюатором 12, считывается из четвертого запоминающего узла 35.

Первый 32 и второй 33 запоминающие узлы содержат и ш ячеек памяти, где ш — количество различных сигналов сложной формы в формируемой их последовательности. Для каждого сигнала последовательности в запоминаю щих узлах 32 и 33 хранятся соответствующие коды для всех гармонических составляющих.

Третий 34 и четвертый 35 эапомина" ющие узлы содержат по ш ячеек памяти и хранят соответствующие коды для каждого сигнала последовательности.

Адресация для выбора кодов из первого 32 и второго 33 запоминающих узлов для каждой гармонической составляющей формируемого сигнала осуществляется по коду, поступающему от второго делителя 3 частоты через третий коммутатор 28.

Таким образом, на выходе генератора формируется Х-й сигнал последовательности (2=1 ° ° ° °,m), определяемый выражением вида где U — постоянная составляюшая для оЕ

40 7-го сигнала последовательности, которая вводится начальной установкой накапливающего сумматора 9, — амплитудное значение i-й

is гармонической составляющей для 3-ro сигнала, Я вЂ” частота самой низкой гармонической составляющей выход ного сигнала, с ; - начальный фазовый сдвиг 1-й гармонической составляющей для f-го сигнала, К вЂ” коэффициент определяемый е кодом управления аттенюатором 12 для 9-го сигнала.

Номер сигнала в последовательности определяется счетчиком 29 сигналов сложной формы, изначально сброшенным.

В соответствии с состоянием счетчика

3 128 определяется (с учетом знака) сумма всех мгновенных значений, Знак мгновенного значения определяется выходом старшего разряда сумматора 6, на котором "0" соответствует знаку первого и второго квадранта (плюс), а

"1" — третьего и четвертого (минус).

Это позволяет в постоянном запоминаю щем устройстве 7 хранить значения половины периода синусоиды. В накапливающем сумматоре 9 осуществляется преобразование кода от умножителя 8 в дополнительный код.

Для этого используется группа 44 сумматоров по модулю два, инвертирующнх входной код, преобразуя его в обратный при "1" в знаковом разряде, Преобразование в дополнительный код н суммирование с ранее накопленным значением осуществляется с помощью комбинационного сумматора 42, на вход переноса и знакового (старшего) разряда которого подается значение знака.

Сумма кодов в накапливающем сумматоре 9 запоминается во втором регистре 43 памяти при подаче импульсов с первого выхода 15 блока !4 управления в момент, когда мгновенное значение очередной гармонической составляющей подано на входы накапли вающего суыкатора 9.

В начале каждого цикла в накапливающий сумматор 9 заносится код, поступающий по четвертой группе выходов 17 блока 14 управления. Эта начальная установка осуществляется по импульсу, поступающему по пятому выходу 16 блока 14 управления, и определяет постоянную составляющую формируемого сигнала сложной формы.

В течение цикла состояние счетчиков 4 не изменяется. По окончании цикла полученная в накапливающем сум. 4t5 маторе 9 сумма переписывается в регистр 10 памяти (по сигналу, поступающему по четвертому выходу 26 блока 14 управления). Это нриводит к изменению напряжения на выходе циф- gg роаналогового преобразователя 11, мгновенные значения которого соответствуют выходному коду регистра 1О памяти. Это напряжение через аттенюатор 12, управляемый блоком 14 управ- 55 ления по третьей группе выходов 18, и усилитель 13 можности поступает на выход генератора, оставаясь неизменным в течение следующего цикла и

U(t)=(U p + 2 U;< sin(ig+q;<)) K

1=1

1280597

f0

Занесение в запоминающие узлы 3225

36 параметров, определяющих характеристики требуемой последовательности сигналов сложной формы, осуществляется при помощи узла 30 ввода, который вырабатывает на соответствующих группах выходов адресные сигна35

Дифференцирующий элемент 53 фор мирует по переднему фронту сигнала

"Пуск" импульс, который через второй элемент ИЛИ 49 и второй элемент

51 задержки выдается как сигнал начальной установки накапливающего сумматора 9 по пятому выходу 16 блока 14 управления. Одновременно разре-, шается прохождение импульсов частотой

f от генератора 1 тактовых импульсов через элемент И 54 для формирования сигнала, который выдается по первому выходу 15 блока 14 управления для управления накоплением мгновенных значений гармонических составляющих в ь накапливающем сумматоре 9. В качестве сигнала, определяющего окончание

29 из запоминающих узлов 32-36 выбирается набор параметров, необходимых для формирования сигнала. Переход к формированию следующего сигнала (наращивание счетчика 29) осуществляется

-по сигналу, поступающему с второго коммутатора 27, на информационные входы которого подаются сигналы переноса счетчиков 4. Эти сигналы возникают через период соответствующий счетчику 4 гармонической составляющей.Интервал формирования очередного сигнала последовательности задается кодом с выхода четвертого запоминающего узла 35, который имеет m ячеек памяти и адресуется кодом, определяемым состоянием счетчика 29 (через третий коммутатор 28) . Это позволяет синхронизироваться от любой гармонической составляющей.

При изменении состояния счетчика

29 узлом 31 формирование управляющих сигналов формируется сигнал сброса счетчика 4, который выдается по второму выходу 24 блока 14 управления.

После формирования всех m сигналов последовательность повторяется до тех пор, пока не будет снято разрешение с делителей 2 и 3 частоты.

Сигнал разрешения "Пуск" выдается из узла 30 ввода.

Работа генератора поясняется временной диаграммой (фиг.6) для n=4, Необходимые управляющие сигналы вырабатывает узел 31 формирования управляющих сигналов. Вариант его реализации приведен на фиг. 4.

Сигнал "Hycx" поступая от узла

;30 ввода, через элемент НЕ 52 и первый элемент ИЛИ 48 снимает запрет работы счетчиков 4 по входам сброса. одного цикла накопления, используется сигнал с выхода второго делителя 3 частоты, который поступает через второй вход 23 блока 14 управления, Этот сигнал поступает в узел 31 формирования управляющих сигналов и выдается по. четвертому выходу 26 блока 14 управления в качестве сигнала на перезапись информации из накапливающего сумматора 9 в регистр 10, а также поступает на второй элемент

ИЛИ 49 и через второй элемент 51 задержки выдается по пятому выходу 16 блока 14 управления на начальную установку накапливающего сумматора 9.

Сигнал с выхода второго коммутатора 27 поступает по первому входу

37 в узел 31 формирования управляющих сигналов и через первый элемент 50 задержки и первый элемент

ИЛИ 48 выдается на сброс счетчиков 4 по второму выходу 24 блока 14 управления. лы 38, информационные сигналы 40 и сигналы записи 41, а также си над

"Пуск".

При отсутствии сигнала "Пуск" основные узлы генератора установлены в исходное состояние, что соответствует режиму ввода параметров. Третий коммутатор 28 подключает сигналы

38 от узла 30 ввода к адресным вхо40 дам запоминающих узлов 32-36, на ин,формационные входы которых по второй группе выходов 40 подается код (значение) соответствующего параметра.

По третьей группе выходов 41, в

45 выбранное для записи запоминающее устройство подается сигнал записи.

Вариант реализации узла 30 ввода приведен на фиг. 5. Адресные и информационные сигналы выдаются с первого 57 и второго 58 регистров сдвига соответственно.

Управление процессом ввода осуществляется блоком 55 переключателей., содержащим органы управления, позволяющие осуществить набор информации или адреса, выбрать запоминающее устройство и записать в него информацию, а также установить режим—

1280597 мации.

На фиг. 5 приведена функциональная схема узла 60 управления записью в регистры сдвига для случая, когда в качестве регистров 57 и 58 сдвига используются универсальные регистры типа 155ИР13 или аналогичные.

Для синхронизации начала работы генератора сигналов сложной формы с импульсами генератора 1 тактовых им,пульсов используется tK-триггер 59.

55 работы. Реализация блока 55 переключателей приведена на фиг. 5.

Первая группа выходов блока 55 переключателей, определяющая выбранное для записи запоминающее устрой- 5 ство, подключена к группе входов узла 61 формирования сигналов записи и в запоминающие узлы 32-36. Узел 61 (при использовании элементов ТТЛ) содержит блок элементов НЕ и блок элементов И-HE (по одному на каждый формируемый сигнал записи).

Сигнал выбора запоминающего устройства приходит с уровнем "О", инвертируется и разрешает прохождение через соответствующий элемент и-НЕ сигнала записи, поступающего с первого выхода блока 56 антиэвонных триггеров. С выходов блока элементов л

И-НЕ сигналы записи выдаются на третьей группе выходов 41 узла 30 вывода на соответствующие входы записи запоминающих устройств.

Вторая группа выходов блока 55 переключателей задает сигнал "Запись

ЗУ" (от кнопки "Запись ЗУ"), сигналы последовательной записи "0" и "1" в младший разряд или в старший разряд (от кнопок "О", "1" "0", "О"), сигнал выбора регистра 57 или 58 сдвига (переключатель "АДР/Информ" ) и сигнал "Пуск" (переключатель "Пуск"/

/Стоп" ). Дребезг контактов кнопок и переключателей устраняется блоком

56 антизвонных триггеров. Группа вы- 35 ходов 56 антизвонных триггеров,определяющая запись в регистр 57 или 58 сдвига необходимых кодов, .подключена к входам узла 60 управления записью в регистры сдвига, который выбирает необходимый регистр 57 или 58 сдвига, формирует сигналы на входы SO u

Sl регистров, управляющие направлением сдвига, а также сигнал на входы последовательной записи информации

DR u DL определяющий значение оче редного разряда записываемой инфорНа его входы 3 и К подаются сигналы с второго и третьего выходов блоII 11 к а 56 антиэ вон ных триггеров 1 на которых соответствует наличию или отсутствию сигнала "Пуск" с оот ветс твенно ст блока 5 5 переключателей .

Триг " "åð 5 9 изменяет свое состояние при изменении с игналов на входах j и

К по з ад нему фр онту так тово го импул ьса, поступающего на синхр овход С 3 Ктриггера . На er o выходе формируется сигнал "Пуск ", синхронизированный с импульсами генератора 1 тактовых импульсов .

Формула изобретения

1.Генератор сигналов сложной формы, содержащий генератор тактовых импульсов, два делителя частоты, и счетчиков, коммутатор, постоянное запомина:ющее устройство, накапливающий сумматор,регистр и блок управления, причем выход генератора тактовых импульсов подключен к входам тактовых импульсов первого и второго делителей частоты и входу синхронизации блока управления, счетные входы счетчиков подключены к соответствующим выходам первого делителя частоты, информационные выходы счетчиков подключены к соответствующим информационным входам коммутатора, информационный выход накапливающего сумматора подключен к информационному входу регистра, выход которого является выходом генератора сигналов сложной формы,первая группа информационных входов накапливающего сумматора подключена к группе выходов установки постоянной составляющей сигнала блока управления, выход синхронизации постоянной составляющей сигнала которого подключен к синхровходу записи постоянной составляющей сигнала накаплизающего сумматора, о т л и ч а ю— ц и и с я тем, что, с целью повыше«ия точности воспроизведения сигнапов сложной формы, в него введены сумматор и умножитель, причем выход коммутатора подключен к первому ин.формационному входу сумматора, второй информационный вход которого подключен к выходу начального фазового сдвига гармонической составляющей блока управления, информационный выход сумматора подключен к адресному входу постоянного запоминающего устройства, выход которого подключен к.

1280597 первому информационному входу умножителя, второй информационный вход которого подключен к выходу амплитудного значения гармонической составляющей блока управления, выход умножителя подключен к второму информационному входу накапливающего сумматора, вход синхроимпульса накопления которого подключен к выходу синхронизации накоплением блока управления, 1 1 знаковый вход накапливающего сумматора подключен к выходу старшего разряда сумматора, выход сигнала окончания цикла блока управления подключен к входу синхронизации регистра, управ ляющий вход коммутатора и вход управления выборкой блока управления подключен к выходу второго делителя частоты, выходы переполнения счетчиков подключены к группе входов управления номером сигнала последовательности блока управления, выход сбро-. са которого подключен к входам сброса счетчиков входы начальной устаФ

25 новки первого и второго делителей частоты подключены к выходу начальной установки блока управления, вход признака конца цикла которого подключен к выходу сигнала конца цикла второго делителя частоты, причем блок управления содержит два коммуЭ татора, счетчик, узел ввода, узел формирования управляющих сигналов и четыре запоминающих узла, причем информационный вход первого коммутатора З5 подключен к входу управления номером сигнала последовательности блока, вход управления выборкой которого

1 подключен к младшим разрядам первой информационной группы входов второго коммутатора, старшие разряды первой информационйой группы входов которого пОдключены к выходу счетчика, счетный вход которого и вход захвата сигнала сброса узла формирования управляющих сигналов подключены к выходу первого коммутатора, управляющий, вход которого подключен к выходу первого запоминающего узла, выход старших разрядов второго коммутатора подключен к первой группе адресных входов второго. и третьего запоминающих узлов и адресным входам первого и четверто. го запоминающих узлов, вторая группа 55 адресных входов второго и третьего запоминающих узлов подключения к выходу младших разрядов второго коммутатора, вторая группа информационных входов которого подключена к первому информационному выходу узла ввода, выход пуска которого подключен к выходу начальной установки блока, входу сброса счетчика, входу управления вторым коммутатором и входу сигнала пуска узла формирования управляющих сигналов, вход тактовой частоты которого и вход тактовой частоты узла ввода подключены к входу синхронизации блока, вход признака конца цикла которого подключен к вхо. ду формирования сигнала конца цикла узла формирования управляющих сигна.лов, выход сигнала окончания цикла которого подключен к выходу сигнала окончания цикла блока, выходы сброса синхроимпульса накопления синхронизации постоянной составляющей сигнала которого подключены к соответствующим выходам узла формирования управляющих сигналов, информационный выход узла ввода подключен к информационным входам первого, второго, третьего и четвертого запоминающих узлов, управляющие входы которых подключены к выходу сигналов управления записью узла ввода, выход второго запоминающего узла является выходом амплитудного значения гармонической составляющей блока, выход начального фазового. сдвига гармонической составляющей которого подключен к выходу третьего запоминающего узла, выход четвертого запоминающего узла является выходом значений постоянной составляющей сигнала блока управления.

2. Генератор по п. 1, о т л и ч аю шийся тем, что накапливающий сумматор содержит группу сумматоров по модулю два, комбинационный сумматор и регистр, причем первые входы сумматоров по модулю два группы поразрядно подключены к второму информационному входу накапливающего сумматора, вторые входы сумматоров по модулю два группы, вход переноса и вход старшего разряда первой группы информационных входов комбинационного сумматора подключены к знаковому входу накапливающего сумматора, выходы сумматора по модулю два группы поразрядно подключены к первой группе информационных входов комбинационного сумматора, выход которого подключен к первой группе информационных входов регистра памяти, вход синхронизации которой подключен к вхо1280597 > ду синхроимпульса накопления накапли. вающего сумматора, первый информационный вход которого подключен к второй группе информационных входов регистра памяти, вход синхронизации ко- 5 торой подключен к входу синхроимпульса записи постоянной составляющей сигнала накапливающего сумматора, выход регистра памяти подключен к второй группе информационных входов комбинационного сумматора и является выходом накапливающего сумматора.

3. Генератор по п. 1, о т л и ч аю шийся тем, что узел формирования управляющих сигналов содержит два элемента ИЛИ, два элемента задержки, элемент И, элемент НЕ и дифференцирующий элемент, причем вход сигнала пуска узла подключен к входу элемента

НЕ, первому входу элемента И, входу дифференцирующего элемента, выход которого подключен к первому входу первого элемента ИЛИ, второй вход которого подключен к входу формирования сигнала конца циклов узла и является выходом сигнала окончания цикла узла, выход первого элемента ИЛИ подключен к входу первого элемента задержки, выход которого подключен к выходу синхроимпульса постоянной составляющей узла, выход синхроимпульса сигнала накопления которого подключена к выходу элемента И, второй вход которого подключен к входу тактовых импульсов узла, вход захвата сигнала сброса которого подключен к входу второго элемента задержки, выход которого подключен к первому входу второго элемента ИЛИ, второй вход которого подключен к выходу элемента

НЕ, выход второго элемента ИЛИ подключен к выходу сброса узла.

1 280597

1280597

20 Р» У» Юю 1»»

11 и и » М» Q4t

Вьи

НнОжЮ т»Ы У 4 СиЫ и» Si Ю, М1 »4С

Ф f

2J26

Ю7 барию.б

Пу»»

Ри».7

Составитель С. Курош

Техред И. Попович

Корректор А. Тяско

Редактор Е. Копча

Подписное

Заказ 7066/53 Тираж 671

ВНИИПИ Государственного комитета СССР. по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.

4/5

Производственно-полиграфическое предприятие, r, Ужгород, ул. Проектная, 4