Устройство для приема и градиентного декодирования избыточных сигналов

 

Изобретение относится к радиотехнике и электросвязи и может использоваться в системах передачи дис- ,кретных сигналов, использующих коды большой мощности. Изобретение позволяет упростить устройство. Устройство осуществляет прием избыточных сигналов в целом, декодирование кодовой комбинации и выдачу декодированной комбинации, наиболее близкой к входному сигналу. Устройство содержит приемник, пороговый блок, блоки памяти, генератор линейно изменяющегося напряжения, компараторы, инверторы , регистры, декодер, коррелятор, .ключ, .блок сравнения, счетчик и сумматор . 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

09) (11) (504 С

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

».

К A BTOPGHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3925028/24-24 (22) 08.07.85 (46) 07.01.87. Бюл. И 1 (72) Е.А.Ефимов, Ю.П.Зубков, В.И.Ключко и Ю.И.Николаев (53) 621.398(088.8) (56) Авторское свидетельство СССР

Ф 824263, кл. G 08 С 19/28, 1979.

Авторское свидетельство СССР

М 1152020, кл. G 08 С 19/28, 1983.

:(54) УСТРОЙСТВО ДПЯ ПРИЕМА И ГРАДИ|ЕНТНОГО ДЕКОДИРОВАНИЯ ИЗБЫТОЧНЫХ

СИГНАЛОВ ,(57) Изобретение относится к радио технике и электросвязи и может использоваться в системах передачи дискретных сигналов, использующих коды большой мощности. Изобретение позволяет упростить устройство. Устройство осуществляет прием избыточных сигналов в целом, декодирование кодовой комбинации и выдачу декодированной комбинации, наиболее близкой к входному сигналу. Устройство содержит приемник, пороговый блок, блоки памяти, генератор линейно изменяющегося напряжения, компараторы, инвер" торы, регистры, декодер, коррелятор,,ключ, .блок сравнения, счетчик и сумматор. t ил.

1282184

Изобретение относится к радиотех-" нике и электросвязи и мажет использоваться в системах передачи дискретной информации для приема избыточных сигналов в целом, использующих коды большой мощности.

Цель изобретения — упрощение устройства.

На чертеже приведена структурная схема устройства.

Устройство для приема и градиентного декодирования избыточных сигналов содержит приемник 1 (аналоговый демодулятор), пороговый блок 2, состоящий из элемента 3 сравнения и источника 4 опорного напряжения, первый буферный блок 5 памяти, генератор б линейно изменяющегося напряжения, блок 7 компараторов, состоящий из компараторов 8, логический блок 9, состоящий из управляемых инверторов

10, каждый иэ которых состоит из ключей 11 и 12, элемента НЕ 13 и элемента ИЛИ t4 первый регистр 15 сдвига, декодер 16, коррелятор 17, второй

25 регистр 18 сдвига, ключ 19, блок 20 сравнения, двоичный счетчик 21, третий регистр 22 сдвига, программновременной блок 23, второй буферный .блок 24 памяти и сумматор 25.

Устройство работает следующим образом.

На вход устройства поступает из канала связи составной сигнал с избыточностью, который обрабатывается в аналоговом демодуляторе 1. На выходе последнего формируется йналоговый составной избыточный сигнал, в котором элементарным сигналом является 40 импульс постоянного тока соответствующей амплитуды, Импульсы постоянного тока запоминаются в блоке 5 памяти, а также подаются на вход программно-временного блока 23 и на вход порогового блока 2 — на первый вход элемента 3 сравнения, на другой вход которого подается напряжение от источника 4 порогового напряжения, При превышении аналоговым сигналом порогового напряжения на выходе блока 2 формируется единичный сигнал, в противном случае — нулевой сигнал.

Совокупность двоичных сигналов на выходе блока 2 соответствует двоичной кодовой комбинации, являющейся грубай оценкой избыточного сигнала. Эта двоичная комбинация запоминается в регистре 15, а также поступает на вход декодера 16.

В декодере 16 входная комбинация отождествляется с ближайшей разрешенной кодовой комбинацией, которую декодер 16 записывает в регистр 18 и коррелятор 17. На другой вход коррелятора 17 из блока 5 памяти (по сигналу блока 25) подается аналогогый составной сигнал — точная оценка избыточного сигнала. Коррелятор 17 вычисляет степень близости двоичной комбинации к аналоговому сигналу, В случае, если коэффициент корреляции больше предыдущего коэффициента корреляции (в данном случае это "0"), то кодовая комбчнация из регистра 18 через ключ 19, открывающийся по сигналу блока 20 сравнения, поступает в регистр 22, где запоминается. Если коэффициент корреляции меньше предыдущего коэффициента, то на выходе блока 20 сравнения управляющий сигнал не формируется, ключ 19 не открывается и комбинация остается в регистре 18, где на следующем такте заменяется на очередную комбинацию.

Информация иэ блока 5 памяти может считываться многократно. С параллельных выходов блока 5 памяти аналоговые сигналы на компараторы 8 блока 7, На другие входы компараторов 8 от генератора 6 (который запускается импульсом, вырабатываемым в блоке 23, пока импульс есть, генератор 6 функционирует) подается сигнал, напряжение которого изменяется по линейному закону. С помощью компараторов 8 фиксируются моменты совпадения входных сигналов. В эти моменты времени на выходах соответствующих компараторов 8 формируются управляющие сигналы. Эти сигналы подаются на входы соответствующих инверторов 10 на другие входы которых поступают сигналы с параллельных выходов регисра 15.

Выходной управляющий сигнал компаратора поступает на управляющие входы ключей 11 и 12. При наличии управляющего сигнала открывается ключ

1 1, а при отсутствии — ключ 12. В случае, когда ключ 11 открыт, выходной двоичный сигнал соответствующей ячейки памяти регистра 15 проходит ключ 11, инвертируется в помощью

t элемента НЕ 13 в противоположный дво1282184

Техническое преимущество устройства по сравнению с известным заключается в исключении из схемы известного части блоков, снижающих его надежность, т.е. в упрощении устрой-. ства. ичный сигнал и через элемент ИЛИ 14 записывается в соответствующую ячейку памяти блока 24. Если открыт ключ

12, то. соответствующий. двоичный сигнал записывается в определенную ячей- $ ку памяти регистра блока 24 без изменения. Каждое срабатывание компараторов блока 7 фиксируется суммато- Формула из обре те ния ром 25 и подается в блок 23, в котором формируется управляющий сигнал и 10 Устройство для приема и градиентсформированная на выходах блока 9 ного декодирования избыточных сигдвоичная кодовая комбинация перепи- налов, содержащее приемник, вход косывается в блоке 24 из первого парал- торого является входом устройства, лельного буферного регистра во вто- выход приемника соединен с входами рой, потом в третий и т.д. Количество 5 перво о блока памяти и порогового регистров в блоке 24 определяется блока, выход порогового блока соедискоростью обработки информации уст- нен с информационным входом первого ройством, быстродействием элементов регистра и первым информационным и т.п. По мере появления управляющих входом декодера,, выходы первого ресигналов на выходах блока 7 двоичные 20 гистра соединены с информационными комбинации продвигаются по регистрам входами соответствующих инверторов, блока 24 и.в определенный момент вре- управляющие входы которых подключены мени (он определяется количеством к выходам соответствующих компаратосработавших компараторов 8 блока 7 ров, выход декодера соединен с инфор и емкостью блока 24 памяти) на выхо- 2$ мационным входом второго регистра и дах блока 24 появляется двоичная ко- первым информационным входом корредовая комбинация, Эта комбинация по- лятора, второй информационный вход дается на входы декодера 16, в кото- коррелятора подключен к первому выром преобразуется в ближайшую разре- ходу первого блока памяти, выход щенную кодовую комбинацию. Данная $0 коррелятора соединен с информационразрешающая кодовая комбинация запи- ными входами блока сравнения и счетсывается в регистр 18, поступает на чика, выход блока сравнения и выход вход коррелятора 17 и обрабатывается второго регистра соединены соответв соответствии с описанным алгорит- ственно с управляющими н и ф и н информацимом.Если для нее коэффициент корреля- онными входами ключа выход

3$ выход ключа и ции больше коэффициента корреляции выход счетчика соединены соответстпредыдушей комбинации,то она записы- венно с информационным и первым упвается в регистр 22,в противном слу- равляющим входами третьего регистра, чае остается в регистре 18. выход которого является выходом устройства, программно-временной блок

Аналогичным образом обрабатываются

У второй блок памяти и генератор линейвсе двоичные комбинации с выхода бло- но изменяющегося напряжения, о т л иKB 2 памятна ч а ю щ е е с я тем, что, с целью

Когда выходное напряжение генера- упрощения устройства, в негр введен тора 6 достигает своего мак и о го максимального сумматор, вторые выходы первого блоэначения, снимается уп авляю ий сиг- упр вляющий сиг- ка памяти соединены с первыми входанал блока 23, включая гене ато я генератор 6. ми соответствующих компараторов, выПри посту е ход генератора линейно изменяющегося ри поступлении на вход корреля" тора 17 и б ( напряжения соединен с вторыми входами последней комбинации (а эна компараторов, выходыинверторов соедичит и на вход счетчика 21, в котором $0 иены соответ иены соответственно с информационными подсчитывается количество выходными входами сумматора и второго блока памяком инации детектора 16) счетчик 21 ,выдает сигнал, по которому кодовая ти, выходы второго блока памяти соединены с соответствующими вторыми инфоркомбинация из регистра 22 поступает мационными входами декодера, выхо на выход устройства. После этого все 5$ д р ф д сумматора соединен с первым входом блоки устройства приводятся в исход- программно-временного блока второй

У ное состояние но управляющему сигна- вход которого подключен к выходу приемлу программно-временного блока 23. ника, первый, второй, третий, четвер1282184

Составитель N. Ннкуленков

Техред JL.ÎëÂÉÛ ÿ. Еорректор С. Черни

Редактор И. Бобкова

Тираж 5 2Подписное

Заказ 7272/50

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва„ Ж-35, Раущская наб,, д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 тый, пятый. шес "o."::., дьмай„ восьмо -:-;, девятью и десятый выходы программновременного блока соединены соответственно с входом генератора линейно изменяющегося напряжения, управля- 5 ющими входамн первого регистра, декодера, коррелятора, второго регистра блока сравнения, счетчика, вторым управляющим входом третьего регистра, управляющими входами второго блока памяти и сумматора.